-
本文叙述了剩余电流产生的原因及危害,设计了一套智能型漏电断路器,并给出了硬件结构和软件设计。试验结果表明,该智能断路器质量可靠、性能稳定、完全达到了国家标准的要求。
电气...
-
1、电源管理
电源技术的发展是以晶闸管 (可控硅)的发展作为基础的。 1979年发明了功率场效应晶体管 (MOSFET),1986年生产了高压集成电路(HVTC),也就是最早的电...
-
DC/DC芯片的宽电压输入如果是动态的,会对芯片有怎样的影响?例如规格为4-40V的DcdC,其输入电压常规状态为12V,每过500ms会上升到24V并持续200ms...
-
传统的光纤检测系统大都是基于MCU架构来实现的,虽然MCU系统或DSP处理器在数字信号处理方面功能强大,但难以完成大量实时数据的采集,因采样点少带来的测量误差会累积到测试结果。本设...
来自
FPGA|by
银火虫 |发表时间 2016-05-28
|0个回复
-
仿人假手作为肢残患者重获人手功能的主要对象,具有重大的社会需求。理想的假手应具有人手的仿生特征,主要体现在假手构造、控制方式与环境感知3个方面,但由于其有限的体积和复杂的传感器系统...
来自
FPGA|by
银火虫 |发表时间 2016-06-06
|0个回复
-
1引言
DDS同DSP(数字信号处理)一样,是一项关键的数字化技术。DDS是直接数字式频率合成器(DirectDigitalSynthesizer)的英文缩写。与传统的频率合成器...
来自
FPGA|by
银火虫 |发表时间 2016-06-07
|0个回复
-
0 引 言
传统的数字电压表设汁通常以大规模ASIC(专用集成电路)为核心器件,并辅以少量中规模集成电路及显示器件构成。ASIC完成从模拟...
来自
FPGA|by
银火虫 |发表时间 2016-06-18
|0个回复
-
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
相位匹配时钟分频器
设计人员可使用相位匹配时钟分频器(PMcd)来生成相位匹配的分频输入时钟信号。这与分频时钟的DCM频率综合相似。PMcd还能生成设计中相位匹配但有延迟的时钟信...
-
FPGA、ASIC和ASSP
抛开FPGA不提,大家一定都很熟悉ASIC与ASSP。所谓ASIC,即专用集成电路(Application Specific Integrated ...
-
一、特点
单向通道体系结构:信息流只以单方向传输,简化时钟域间的桥接,减少门数量。当信号经过复杂的片上系统时,减少延时。
支持多项数据交换:通过并行执行猝发操作,极大地提高了数...
-
一、关于多采样率数字滤波器
很明显从字面意思上可以理解,多采样率嘛,就是有多个采样率呗。前面所说的FIR,IIR滤波器都是只有一个采样频率,是固定不变的采样率,然而有些情况下需要...
-
在演算法交易领域的最新进展是导入一些更低延迟的解决方案,其中最佳的方式是使用FPGA搭建的客制硬体。这些FPGA硬体可说是硬编码ASIC的极致性能和CPU的灵活度之间的桥梁,提供大...
-
前面的约束、综合、实现都正常通过后1. 执行烧录程序:右键单击“ Configure Target Device" 图标 &nb...
-
我们所说的FPGA配置电路,一方面要完成从PC上把bit文件下载到FPGA或存储器的任务,另一方面则要完成FPGA上电启动时加载配置数据的任务。在开始设计FPGA的配置电路之前,我...
-
基于FPGA的十进制频率计8位,用Lcd1602显示这个题目是什么意思呢。
-
电路保护主要有三种形式:过压保护、过流保护和过温保护。选择适当的电路保护器件是实现高效、可靠的电路保护设计之关键的第一步,那么,如何合理选...
-
电路开发设计需要学习的软件有哪些?电路设计软件指的是电路图绘制、优化、测试、仿真类软件。在国内,开发使用做多的电路设计软件如下:prote...
-
在FPGA中使用软核做嵌入式开发,有时我们会非常在意其编译后的代码体积大小,毕竟通常情况下,Microblaze都不是直接运行在DDR当中,而是运行在FPGA内部的LocalBRA...
-
安装QuartusII6.0软件
PC机系统配置要求:
1. CPU在奔腾II400MH以上,内存在512M以上;
2. 大于1GB的安装空间;
3. Win2000或Wi...