1 引言

软件无线电起源于美国国防部的易通话（speakeasy）战术通信系统坟墓。随着数字技术和微电子技术的迅速发展,数字信号处理器（DSP）以及通用可编程器FPGA的运算能力和处理速度的成倍提高,而价格却显著下降。同时,现代无线电系统的越来越多的功能可以由软件实现,也大大推动了软件无线电发展。

理想的软件无线电可直接在射频上进行A/D、D/A变换,这就要求A/D、D/A变换必须具有足够高的采样速率。根据Nyquist采用定理,要不失真的反映信号特征,采样频率fs至少应是模拟信号带宽Wa的两倍。为保证性能,在实际应用中经常采用fs>2.5Wa的过采样处理。如果直接在3000MHz的频率上对信号进行A/D变换,则A/D器件的采样速率至少应为7500MSPS（每秒百万样值）。但是,当前技术比较成熟的常用A/D器件的采样速率一般只有几十MSPS,高的也只能达到几百MSPS,远远不能满足设计需要。现阶段研制开发的软件无线电台都是在中频上进行A/D和D/A变换,中频一般选定在10MHz～100MHz。在目前的软件无线收机中,A/D通常直接采样的模拟中频信号,其输出的高速数字信号经数字下变频器的变频、抽取和低通滤波之后变成低速基带信号以供后续的DSP作进一步处理。对于多通道的软件无线电接收机而言,采用Intersil公司最新推出的多通道可编程数字下变频器集成芯片HSP50216是一种很好的选择。该芯片的主要特点如下：

●输入信号速率达70MSPS;

●具有四个独立可编程的下变频器通道;

●具有四个定点或浮点模式的16-bit并行输入通道;

●带有32-bit可编程载频数控振荡器（NCO）;

●全部处理过程的无虚假信号动态范围（SFDR）大于115dB;

●抽取因子范围为8～65536;

●含有24-bit内部数据通道;

●内含增益容限可达96dB的数字AGC;

●具有多种滤波器功能（其中包括：1到5级CIC滤波器、半带抽取与插入FIR滤波器、可编程FIR滤波器和重采样FIR滤波器）;

●可通过串联滤波获得附加带宽;

●具有四个独立的串行输出通道;

●采用3.3V电压工作。

2 内部结构及工作机理

HSP50216是一个四通道的数字接收机集成芯片,它具有很大的动态范围和灵活性。在四个通道中,每一个通道都是由有端的载频数控振荡器（NCO）、数字混频器和级联积分梳状滤波器CIC以及后端的FIR滤波器、AGC和直角坐标到极坐标转换器构成。四个通道中的每个通道的参数都可以独立通过微处理器进行编程。图1是HSP50216的内部功能框图。图中,A（15：0）,B（15：0）,C（15：0）和D（15：0）分别为四种并行的数据输入总线。SdxA、SDxB、SDxC和CDxD为四对串行数据输出线。每一个输入都可以连接到任意一个或所有的内部信号处理通道中去。每一个通道的输出都可以接到任何一个串行输出端。如果多路通道是同步的,那么这些通道可以复用到一个共同的输出端。四个通道共用同一个输入时钟和同一个串行输出时钟。但是输出信号速率既可以是同步的也可以是异步的。位于前端和后端之间的总线多路转换器可以后端串联的滤波器提供路由,或者为多相滤波提供从一个前端至多个后端的路由。电平检测器把每一条并行数据输入总线上的信号电平提供给监控器,从而使得微处理器增益控制优于A/D转换器。

每个通道的前端部分都包括有正交数控振荡器（NCO）、数字混频器、桶形移位寄存器和级联积分梳状滤波器（CIC）。NCO具有32-bit频率控制字,可用于信道的分选和载波跟踪,基频率分辨率可达16.3MHz（输入信号速率为70MSPS）。NCO的无虚假信号动态范围（SFDR）大于115dB。桶形移位寄存器可提供介于2 -45到2 -14之间的增益以防止CIC的溢出。CIC滤波器的级数介于1到5级之间并且是可编程,同时,CIC的抽取因子也是可编程的,第5级的抽取因子为5到512,第4级的抽取因子为4至2048,第3级的抽取因子为4到32768,第1级和第二级的抽取因子为4到65536。

每个通道的后端部分包括有FIR处理模块,AGC和直角坐标到极坐标转换器,FIR处理模块是一个灵活的滤波器计算机,它可用于单一或一组串行抽取的滤波,单一滤波器的阶数可达256阶,一级串行抽取滤波器的总阶数可达384阶。滤波器计算机支持像抽取、重采样、内插等各种类型的滤波器。可编程的数字滤波器系数的宽度为22-bit,ROM中提供析此系数可用于几种半带滤波器响应或重采样器。而AGC部分则可提供增益高达96dB的固定或自动增益控制。自动增益控制具有两种设置模式和两级环增益。AGC环使用的直角坐标到极坐标的转换器输出也可以用于AM或FM解调。

HSP50216支持定点和浮点并行输入模式,其输出结果可在4-bit定点到32-bit浮点中选取,并可处理器接口进行编程。另外,所有被同步通道输出数据可都通过微处理器接口来读取。

HSP50216各引脚功能如下：

VCC：3.3V电源电压端;

GND：电源地;

A（15：0）,B（15：0）,C（15：0）：分别为并行数据输入总线A、B和C。当EAIN为低时,在时钟的上升沿采样。

D15～D0：并行数据输入端。从D15～D0,每连续四个端口一组共四组可分别作为调谐器通道A、B、C、D的载偿输入COF、载频补偿同步输入COFSync、重采样频率补偿输入SOF和其同步输入SOFSync端;

ENIA～ENID：分别为并行数据输入总线A、B、C、D的输入使能端,低电平有效;

CLK：输入时钟;

SYNCI/CO：分别为同步输入/输出信号;

RESET：复位端;

SD1A～D：分别为串行数据输出1的A～D;

SD2A～D：分别为串行数据输出2的A～D;

SCLK：串行输出时钟;

SYCNA～D：分别为串行数据输出1的A～D同步信号;

P（15：0）：微处理器接口数据总线;

ADD（2：0）：微处理器接口地址总线;

WR或DSTRB：微处理器接口写或数据选通信号;

RD或RD/WR：微处理器接口读信号;

ΜPMODE：微处理器接口模式控制;

CE：微处理器接口片选;

INTRPT：微处理器中断信号。

3 HSP50216在软件无线电中的应用

HSP50216的最大特点是通过灵活的编程获得多样性的功能,可用于各种用途的电子信息接收系统,特别是用于多通道的软件无线电接收机。图2给出了一个实用的四通道软件无线电接收机的应用系统框图。该软件无线电接收机的硬件结构分为两部分,即从射频到中频的模拟部分和AD之后的数字部分。当电台在接收时,射频信号首先经过前端的接收和混频器后被转换到固定的中频,其中本地的载波频率相位以及有关的滤波器特性可由DSP来设定调整,以便适用不同的通信系统。每个通道的模拟中频信号通过A/D转换器AD9042后变为数字信号,然后再把每个通道的数字的数字信号送给HSP50216以将数字信号的载波频率进一步降低,并对输入信号进行抽取,因为这样可在允许的限度内减少信号数据的数量,便于被后面的DSP处理模块进行处理。由于运算量较大,可选用两片或更多浮点数据信号处理器TMS320C40进行各种处理,如信号检测、数字滤波、放大、解调和协议控制等。解调后的数字信号经D/A转换器AD9712B转换成模拟信号,这样即可完成电台的接收功能。