降低电路产生的电磁辐射效应的PCB设计技巧
时间:03-24 13:51 阅读:1194次
*温馨提示:点击图片可以放大观看高清大图
简介:文章为大家介绍了降低电路产生的电磁辐射效应的PCB设计技巧。
1、尽可能选用信号斜率(slew rate)较慢的器件,以降低信号所产生的高频成分。
2、注意高频器件摆放的位置,不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path), 以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到 chassis ground。
6、可适当运用 ground guard/shunt traces 在一些特别高速的信号旁。但要注意 guard/shunttraces 对走线特性阻抗的影响。
7、电源层比地层内缩 20H,H 为电源层与地层之间的距离。