4.2 架构考虑

1）切分工作模式，硬件要可以提供一个接口，以使软件可以控制电路模块的动作与否。不工作的模块挂起。

2）分布式计算：将整个任务切分到不同模块，在内部处理高活动性信号。

虽然总计算量没有改变，但对单个模块，时间要求降低，可以降频或降压。

3）并行计算：相同时间内计算量相同，但可降频/压。

（计算量＝开关的次数，开关次数没变，但每次开关的功耗成本降了）

4）pipeline

每步的计算量减少，可以在性能相同的情况下，降低工作频率。

5）可编程性与hard-wire的权衡

可编程性越强，完成相同的任务耗电越多。

（见参考文献［7］）

图4

4.3 RAM的功耗优化

很明显，大的RAM比小的RAM耗电要多，将整块的RAM分成小块可以降低存取功耗。

图5

值得注意的一点是，多数设计者认为片选信号无效，RAM即进入最小功耗。实际上，若此时其数据/地址端口信号有翻转，会耗费相当的电力（约占激活功耗的20%）。在不存取时，最佳的方式是，保持片选无效，地址、数据是恒定值。