-
到目前为止，我设计过各类单片机，ARM，433M射频通信模块，在这里谈谈我的心得，谨供参考。
06-12 14:17by
永不止步步 1504次查看
-
速度优化之降低延迟。
06-12 14:14by
永不止步步 1425次查看
-
本次设计有AS和JTAG模式下载。
06-12 14:08by
永不止步步 726次查看
-
之所以再次提起32位浮点数，是因为在今天交接工作过程中想到一年前在调试双口RAM过程中遇到的一个问题，当年在兴奋的解决掉这个问题之后，又迫不及待的赶进度，以至于当时的调试笔记没有做好，现在想到这个问...
06-11 17:31by
永不止步步 1678次查看
-
CB可真够快的，竟然提前焊接好了。我利用上班午餐时间在公司悠悠然的焊接好FPGA，加上电源芯片，VGA驱动芯片，LCD1602等。
06-11 17:10by
永不止步步 826次查看
-
通过寄存器平衡来优化时序
06-11 16:16by
永不止步步 1854次查看
-
记得很久以前，用单片机玩数码管的时候，我们用“%”和“/”将一个长长的数字一一分离出来逐个显示在数码管上。如今已不玩单片机很多年，想用Verilog打造一个数码管接口，用来实时显示一个“较长的”数字...
06-11 16:01by
永不止步步 1446次查看
-
上次讲到了如何利用自制的除法器，来驱动数码管的基本方法，这次让他支持负数显示，并让其“动起来”做一个“倒计时器”。
06-11 15:55by
永不止步步 1017次查看
-
这个实例我们来看看如何对设计进行时序优化。
06-11 15:54by
永不止步步 1379次查看
-
平静的湖面练不出精悍的水手；安逸的环境造不出时代的伟人。
06-11 15:38by
永不止步步 1067次查看
-
我们可以将自己的模块定义添加某些parameter，并且可将parameter关联上某些值，比如上述程序中的引脚的位宽。然后通过defparam multiplexer.参数名，这种语法来例化出不同...
06-11 15:34by
永不止步步 4040次查看
-
加个隔离，少好多风险借鉴了，有师傅带就是好。
06-11 14:08by
永不止步步 2776次查看
-
在网上看到一个管脚分配的帖子，正好调自己的板子要用，方法够简单，共同学习，在编写自己的管脚扽陪内容时候可以在AD中导出netlist，对应里面的内容进行简单的编辑就可以做好自己的板子的TCL了。
06-11 13:34by
永不止步步 1266次查看
-
06-11 11:29by
永不止步步 744次查看
-
在许多应用中只将异步时钟信号同步化还是不够的，当系统中有两个或两个以上非同源时钟的时候，数据的建立和保持时间很难得到保证。这时候，可以将所有非同源时钟同步化。
06-11 09:40by
永不止步步 1389次查看
-
关于2个多bit数的相等或者不相等的判断，见过两种写法。
06-10 15:27by
永不止步步 1135次查看
-
FPGA配置过程的一点笔记。
06-10 15:17by
永不止步步 1347次查看
-
最近上班，一个小项目用到fpga去做oled的驱动，主要是非标准的驱动，所以采用fpga去做。驱动当然没问题。遇到1个问题是IO电平的问题。因为后面oled驱动需要用1.8V 逻辑电平去驱动。为此...
06-10 14:17by
永不止步步 7355次查看
畅学电子
