在研究了JEDEC制定的DDR2标准的基础上，基于对DDR2快速测试的目的，设计了一种带自测功能的新型DDR2控制器。该控制器既拥有常见的控制时序、刷新、初始化等功能，又可以在没有外部激励的情况下对DDR2进行测试。整个设计完全遵循JEDEC标准，采用自顶向下的设计方法，通过异步FIFO进行跨时钟域的信号通讯，接口部分兼容FPGA的MCB模块，可以实现和MCB的简单替代，最后用verilog语言进行描述并通过仿真验证和FPGA验证，达到了较高的性能和实现了要求的功能。与常见的控制器相比，本设计虽然增加了自测试功能，但综合后的面积只增加10%。
畅学电子
