频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。 稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优 劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发 展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的 一个重要因素。

本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源 得出了一种新的测频方法：检测彼测信号，时基信号的相位，当相位同步时开始 计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运 算得到实际频率的大小。根据M／T法的测频原理，已经出现了等精度的测频方法， 但是还存在±l的计数误差。因此，本文根据等精度测频原理中闸门时间只与被 测信号同步，而不与标准信号同步的缺点，通过分析已有等精度测频方法所存在 ±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数 字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的 编写出了设计程序，并在MAX+PLUS II软件环境中，对编写的VHDL程序进行 了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了 电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的 设计方法和完整的程序设计以及仿真结果。