本论文是基于科研项目一2. 45 GHZ 接收机芯片设计，作者负责射频前端块低噪声放大器的设计。在Cadenclcs.OCAD软件下，依据RFIC设计理论和所提供的JAZzo. 3和m cM o S工艺库模型， 设计了一款工作在2. 45GHz 的全集成低噪声放大器，并进行了带ESD电路保护的版图设计，在对电路进行多参数优化分析设计的基础上， 各项指标接近在该设计条件下的国际先进水平。此外，作者在TsMC提供的0. 3和m cM0s和Bipolar两种工艺条件下实现的LNA性能进行了对比分析，得出了一系列结论。基于工程开发的需要，本文讨论了低噪声放大器的设计、仿真及相关测试内容。
畅学电子
