基于传统方法实现的多相结构信道化数字接收机资源占用过多，资源利用率不高，这一问题在信道数很多的时候显得尤为突出。文中提出了一种基于折叠技术的实现方案，通过对其中资源占用最多的部分进行适当的折叠处理，可以节约大量资源。系统各模块采用VHDL语言实现，通过Modelsim软件仿真证明了本方案可行，相比未采用折叠的方案而言资源的占用量明显减少，资源利用率提高了将近50%。
手把手教你学DSP视频教程之第2节 TMS320F2812的结构、资源及性能
72__struts2_I18N_3_处理资源文件中的参数
【我赢职场】上海交大-嵌入式系统及应用30
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
x
畅学电子
