RS 码是一种有效的差错控制编码，它能够纠正数字信号在传输和存储过程中产生的突发、随机等错误，保证数据传输和存储的有效性。利用 FPGA 能快速经济地把电路描述转换为硬件实现的特点，本文采用 Top-Down 的方法对 RS 码进行了 FPGA 的设计实现。所有结构模块均实现 RTL 级建模，并对其中乘法器模块和 BM 迭代单元给出了详细的描述。最后利用 EDA 工具对整个模块进行了验证综合，结果表明，符合设计需求，该方案能很好地实现 RS 码，并且占用硬件资源少、速度快，工作频率能达到100MHz。
畅学电子
