利用一块芯片完成除时钟源，按键和显示器之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用Verilog语言实现。这样设计具有体积小，设计周期短，调试方便，故障率地和修改升级容易等特点，本设计采用依次进行消抖、分频、数码管动态扫描、显示（译码）和计数流水线的设计方法。
Verilog HDL设计与实战第26章 基于Qsys的自定义外设与指令
Verilog HDL设计与实战第21章 基于Qsys的第一个Nios II 系统
第5讲：Verilog HDL语法二:任务与函数--华清远见
至芯科技FPGA视频教程之verilog与vhdl
Verilog HDL设计与实战第1章 ModelSim仿真工具与Quartus II操作
第6讲：Verilog HDL语法三:有限状态机--华清远见
Verilog HDL设计与实战第6章 Verilog HDL的顺序语句
第4讲：Verilog HDL语法一常用语句--华清远见
Cocktail
x
畅学电子
