当今社会，随着电子行业的发展，大规模集成电路的运用越来越普遍，用 CPLD/FPGA来开发新产品是当前很多实际情况的需求。在此本人结合到自己的所学，利用业余时间草写了一个简单的教程，不要求有丰富经验的大虾来驻足观望，只希望对吾辈刚入门的菜鸟们起到一个抛砖引玉的作用。由于水平有限，文中错误在所难免，望各位提出宝贵的意见。
1.  首先请准备一套简单的CPLD原理图。在此我们准备了如下所示的简单一个系统图。晶体用 10M 的有源晶体，可以在线下载的JTAG接口。电源用5转3.3V的电源模块AS1117。1个1K的排阻，8个发光管在程序运行时轮流点亮。
2．安装XILINX的集成编译软件 ISE5.0 或6.0。因为ISE在运行时比较消耗计算机的内存，所以要求计算机配置符合相关的要求，高一点的配置，不至于在运行时死机。
3．准备一小段verilog hdl编写一段小代码，主要用来验证系统板的正确。
其中也可以用VHDL来编写，考虑到verilog hdl比较接近C语言，对初级学者来说，相对所花时间较短，上手较快。在此我推荐学verilog hdl。具体的参考书可以看下面的提示……