本文介绍了混合逻辑乘法器的设计实例,采用Altera公司的MAX7000AE系列的芯片及MAX+PLUSII开发系统实现,并给出VHDL的源程序及时序仿真波形。
cpld 9
cpld 10
cpld 3
cpld 8
cpld 7
cpld 6
cpld 5
cpld 4
x