设计实现了一种基于 FPGA 的，可用于多数据缓存的、能够高效利用带宽的多端口SDRAM 控制器。本文使用状态机的设计思想，采用 Verilog 硬件描述语言设计了时序控制程序。得到的 SDRAM 读写信号仿真波形图时序合理、逻辑正确。并成功应用到视频数据采集显示的系统中，能够达到实时显示的要求。
王健带你征服汽车CAN总线—第一讲：CAN总线原理
王健带你征服汽车CAN总线—第三讲：怎样用程序控制CAN总线
王健带你征服汽车CAN总线—第二讲：CAN总线控制器
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
Cocktail
x
畅学电子
