Verilog 语言是一种在广泛的抽象层次设定说明数字系统的硬件描述语言。这种语言支持早期的行为级抽象设计概念, 以及后期结构级抽象设计的实现。它包括层次式结构, 从而允许设计人员控制描述的复杂度。
浙江大学嵌入式系统第1920学时 基于FPGA的嵌入式设计基础
Verilog HDL设计与实战第26章 基于Qsys的自定义外设与指令
Verilog HDL设计与实战第21章 基于Qsys的第一个Nios II 系统
第5讲：Verilog HDL语法二:任务与函数--华清远见
至芯科技FPGA视频教程之verilog与vhdl
Verilog HDL设计与实战第1章 ModelSim仿真工具与Quartus II操作
Verilog HDL设计与实战第6章 Verilog HDL的顺序语句
第6讲：Verilog HDL语法三:有限状态机--华清远见
x
畅学电子
