为设计嵌入式折反射全景实时成像系统，在FPGA上通过查表实现折反射全景图像展开，并结合FPGA特点。采用图像分块展开、时间隐藏数据读写技术、FPGA流水线等方法提高展开速度。实验表明，将1024×768 YUV4：2：2格式源图像展开为1280×256 YUV 4：2：2格式目标图像，速度可达100 q硌，展开速度比基于单像素的全景查表展开提高约12倍。
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
Cocktail
x
畅学电子
