-
使用功率分析仪测量数据时，要选择合适的同步源，如果同步源设定不当，测量值有可能不稳定或出现错误，谐波 ...
by
娇 | 发表时间 2016-03-17
|1783次查看
-
本文对高性能应用的FPGA设计中的电源噪声情况进行了说明，并由此指出FPGA设计对时钟源的特殊要求， ...
by
hcay | 发表时间 2014-10-20
|1762次查看
-
锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。 ...
by
期待 | 发表时间 2015-03-31
|1730次查看
-
关于M4K的问题还没有结束。主要问题在于想利用M4K来存储要显示到VGA屏幕上的字模数据，而昨天为了 ...
by
永不止步步 | 发表时间 2015-03-06
|1703次查看
-
该12 V系统轨由感应开关元件生成，该元件会在轨上引起波纹和噪声。为了获得干净的供电轨，需要超低噪声 ...
by
永不止步步 | 发表时间 2015-01-17
|1692次查看
-
跳频频率合成器是跳频收发系统设计的核心，也是技术实现的一个难点。提出一种应用DDS和PLL实现高速跳 ...
by
露水非海 | 发表时间 2015-12-16
|1675次查看
-
频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳 ...
by
YYJ | 发表时间 2015-04-21
|1671次查看
-
主要针对目前视频图像处理发展的现状，结合FPGA技术，设计了一个基于FPGA的实时视频图像采集与显示 ...
by
晴空万里 | 发表时间 2014-08-15
|1631次查看
-
本文分析了晶振模块和PLL合成器这两种主要的系统时钟源的特点，并重点阐述了PLL合成器相对于晶振模块 ...
by
lihong | 发表时间 2015-11-27
|1616次查看
-
假设您已经通过迭代信息传递相位边限和回路频宽在锁相环(PLL)上花了一些时间。遗憾地 ...
by
粽子糖果 | 发表时间 2017-05-15
|1582次查看
-
在本文中，我将提供一些实际示例来说明什么是良好的输入参考，不良输入参考会造成何种损坏 ...
by
粽子糖果 | 发表时间 2017-05-15
|1578次查看
-
本电路为宽带直接变频发射机模拟部分的完整实施方案（模拟基带输入、RF输出）。通过使用锁相环（PLL） ...
by
畅学e | 发表时间 2015-04-23
|1567次查看
-
本实例使用了一个PLL的硬核IP模块。关于PLL，这里简单的做些基础扫盲。PLL(Phase Loc ...
by
lotuse | 发表时间 2016-09-18
|1553次查看
-
MAX7044是基于晶振PLL 的VHF/UHF发射器芯片,在300 MHz～450 MHz频率范围 ...
by
期待 | 发表时间 2015-05-05
|1534次查看
-
基于虚拟仪器设计理论，以LabVIEW8．5为软件开发平台，低功耗单片机P89LV51RD2为硬件核 ...
by
Dabing | 发表时间 2015-03-02
|1507次查看
-
此次笔记记录的是 FPGA 片内时钟管理单元 PLL,该单元可以实现系统时钟的分频、 倍频，是 FP ...
by
独狼 | 发表时间 2016-04-18
|1502次查看
-
本文主要说明交扰、锁相环(PLL)、去耦/体电容器在降低噪声中的重要性。 ...
-
现今的FPGA设计大多采用时序逻辑，需要时钟网络才能工作，通常情况下，时钟通过外部晶体振荡器产生。虽 ...
-
LPC21XX系列 ARM编程要点：
1. 未使用的引脚初始化时设置为输出。
2. ...
by
晴空万里 | 发表时间 2014-07-29
|1484次查看
-
本文给大家介绍了单片机超频之PLL锁相环设置。 ...
by
小尚 | 发表时间 2016-01-20
|1474次查看
畅学电子
