搜索: PLL - 畅学电子网

[ 文章 ] 用于高频接收器和发射器的锁相环-第三部分

本系列第一部分介绍了锁相环(PLL)，说明了其基本架构和工作原理。另外举例说明了PLL在通信系统中 ...

by 露水非海 | 发表时间 2016-05-06 |906次查看

[ 文章 ] Wi-Fi收发器的电源和接地设计

射频电路的电路板布局应在理解电路板结构、电源布线和接地基本原则的基础上进行。本文探讨了相关的基本原 ...

by 露水非海 | 发表时间 2016-01-15 |899次查看

[ 文章 ] 精简通俗易懂的STM32时钟系统小结

在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。 ...

by hcay | 发表时间 2014-12-23 |889次查看

[ 文章 ] 分享STM32时钟系统

在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。 ...

by 小尚 | 发表时间 2015-11-06 |885次查看

[ 文章 ] FPGA DCM时钟管理单元的理解

看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL，其实DCM就是时间管理单 ...

by Dabing | 发表时间 2015-02-04 |855次查看

[ 文章 ] WiFi收发器的电源和接地设计

可靠的RF布板应在理解电路板结构、电源布线和接地基本原则的基础上进行。本文探讨了相关的基本原则，并 ...

by 露水非海 | 发表时间 2015-11-18 |842次查看

[ 文章 ] 锁相环无法锁定，就该这样处理

在尝试将锁相环（PLL）锁定时，你是否碰到过麻烦？草率的判断会延长调试过程，调试过程变得更加单调乏味 ...

by lotuse | 发表时间 2016-09-10 |839次查看

[ 文章 ] 利用高压VCO设计高性能锁相环

　本文将分析说明PLL的基本原理，考察采用高压VCO的PLL设计的当前技术水平，讨论典型架构的利弊， ...

by 露水非海 | 发表时间 2016-01-18 |816次查看

[ 文章 ] 免费的I/O改进FPGA时钟分配控制

可编程时钟器件集成了主要的时序元件，如一个PLL、分频器、扇出缓冲器、零延迟缓冲器，从而节省电路板面 ...

by 微笑眼泪 | 发表时间 2015-07-31 |811次查看

[ 文章 ] 菜鸟初入FPGA之PLL的简单实用

FPGA 片内时钟管理单元 PLL,该单元可以实现系统时钟的分频、倍频，是 FPGA 设计开发必 ...

by 晓晓nn | 发表时间 2016-04-14 |809次查看

[ 文章 ] 射频集成电路的电源管理

电源噪声会在解调器中形成混频积，因而可能导致线性度下降，并对PLL/VCO 中的相位噪声性能造成不利 ...

by 露水非海 | 发表时间 2015-12-07 |806次查看

[ 文章 ] 低相位电压控制振荡器和稳定基准电压构成的频率合成器

新兴的PLL + VCO (集成电压控制振荡器的锁相环)技术能够针对蜂窝/4G、微波无线电军事等应用 ...

by 长长11 | 发表时间 2020-02-06 |803次查看

[ 文章 ] 简单介绍锁相环PLL

本文主要简单介绍了锁相环PLL ...

by 莫北北 | 发表时间 2014-12-06 |792次查看

[ 文章 ] 学习FPGA需要掌握哪些关键内容？

学习使用 FPGA ，关键是掌握以下内容：（1）对 FPGA 的内部构成有初步了解，比如现 ...

by 晴空万里 | 发表时间 2014-07-29 |786次查看

[ 文章 ] 【技术分享】PLL设计注意事项----之电源设计

PLL的设计不仅仅是一个电路的设计，而是一个从器件选型，到结构设计，到电源设计，再到软件设计的一个综 ...

by 永不止步步 | 发表时间 2015-06-12 |780次查看

[ 文章 ] DSP中电源的噪声问题

本文说明交扰、锁相环(PLL)、去耦/体电容器在降低噪声中的重要性。 ...

by 娇 | 发表时间 2016-02-22 |744次查看

[ 文章 ] 如何使用部分PLL创建调制波形

这些实例都非常基本，但您可使用更多的线性段创建更复杂的波形，或者引入更多斜坡。 ...

by 永不止步步 | 发表时间 2014-08-26 |663次查看