-
DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。为了避免这些缺点，本文设计了一种全新的相位 ...
by
宝啦宝呀 | 发表时间 2015-05-12
|1457次查看
-
电路板上电源的数量取决于VLSI所使用的多个电源的数量，它们与其它器件之间的通信速度需要电路板上有一 ...
by
倩倩 | 发表时间 2014-06-20
|1426次查看
-
本实例将用到FPGA内部的PLL资源，输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别 ...
by
晓晓nn | 发表时间 2018-07-07
|1423次查看
-
介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器。电路采用四级延迟单元来获得相位 ...
by
畅学e | 发表时间 2015-05-04
|1417次查看
-
STM32中有一个全速功能的USB模块，其串行接口引擎需要一个频率为48MHz的时钟源。该时钟源只能 ...
by
粽子糖果 | 发表时间 2016-12-03
|1416次查看
-
本文针对全方位的信号路径系统中的高速全差分运放及高频宽14位模拟/数字转换器的随机及固定时钟抖动，具 ...
by
永不止步步 | 发表时间 2014-04-23
|1406次查看
-
对FPGA设计新手来说，什么时候用DCM、PLL、PMCD和MMCM四大类型中的哪一种，让他们颇为困 ...
by
宝啦宝呀 | 发表时间 2015-05-08
|1399次查看
-
DDS(Direct Digital Freqiaency Synthesizers)广泛应用于雷达 ...
by
YYJ | 发表时间 2015-05-27
|1392次查看
-
在检测控制器设计中，最重要也是最难实现的就是跳频信号的实现，通过分析测试需求，提出了基于“DDS+P ...
by
露水非海 | 发表时间 2015-12-23
|1384次查看
-
最近评估了 TRF3720 全面集成型 IQ 调制器和 PLL/VCO 线性性能。在测量 OIP3 ...
-
频率合成器的功能就是给收发机中的变频电路提供频率可编程的本地载波信号，是无线收发机的核心模块之一，其 ...
by
粽子糖果 | 发表时间 2017-06-21
|1337次查看
-
本实验采用中断方式打开PLL,。添加蜂鸣器用于指示PLL锁定。当PLL锁定成功后，蜂鸣器蜂鸣一声。实 ...
by
lotuse | 发表时间 2016-09-24
|1336次查看
-
在数字移动通信系统的设计过程中，经常采用跳频方法来提高通信系统的抗干扰、抗多径衰落能力。但这要求快速 ...
by
郭秀斌 | 发表时间 2014-05-13
|1315次查看
-
本文简要介绍了在FPGA中实现全数字锁相环(DPLL)的原理与方法，以解决在同步串行数据通信时的同步 ...
by
王者风范 | 发表时间 2015-11-17
|1306次查看
-
我们可能都见到过需要随时间变化扫描频率的情况。如果您遇到这样的问题，可以考虑雷达等应 ...
by
粽子糖果 | 发表时间 2017-05-10
|1299次查看
-
PE3240是Peregrine公司最新推出的高性能整数分频PLL芯片。本文介绍了采用PE3240实 ...
by
lihong | 发表时间 2016-03-11
|1292次查看
-
锁相环(PLL)是现代通信系统的基本构建模块PLLs 通常用在无线电接收机或发射机中，主要提供"本振 ...
by
长长11 | 发表时间 2020-03-05
|1288次查看
-
介绍了一种超宽带雷达信号波形产生器的设计与实现，信号由DDS+PLL+混频器产生。该产生器采用高性 ...
by
露水非海 | 发表时间 2015-12-24
|1283次查看
-
介绍了一种超宽带雷达信号波形产生器的设计与实现，信号由DDS+PLL+混频器产生。该产生器采用高性能 ...
by
AJ代发 | 发表时间 2016-04-21
|1273次查看
-
在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。
、HSI是高速内部时钟， ...
by
冯大同 | 发表时间 2014-05-13
|1265次查看
畅学电子
