-
本文利用CDCM6208时钟分配芯片，以此输出多路时钟，提供到8核DSP芯片C6678，提供出DSP ...
-
ALLEGRO 约束规则设置步骤（以DDR 为例）.pdf ...
by
龍鳳呈祥|上传于 2015-08-05
|162次下载
-
DDR3基础及设计中的SI和时序问题 ...
by
龍鳳呈祥|上传于 2015-08-05
|162次下载
-
针对DDR2-800和DDR3的PCB信号完整性设计 ...
by
龍鳳呈祥|上传于 2015-07-22
|162次下载
-
DDR SDRAM 全称为Double Data Rate SDRAM，中文名为“双倍数 ...
by
花花花逝|上传于 2015-07-20
|162次下载
-
文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析，总结出一些控制器的关键技 ...
by
花花花逝|上传于 2015-07-20
|162次下载
-
介绍一种应用于激光回波数据采集的两路双通道250 MHz高速采样电路设计及基于FPGA的控制与数据处 ...
by
ayang|上传于 2015-07-01
|162次下载
-
本文介绍了基于千兆以太网的雷达数据高速采集与实时传输系统方案。采用FPGA控制数据连续采集并高速缓存 ...
by
YYJ|上传于 2015-05-29
|162次下载
-
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实 ...
by
YYJ|上传于 2015-05-29
|162次下载
-
介绍了一种基于现场可编程门阵列(FPGA) 和第二代双倍数据率同步动态随机存取记忆体(DDR2) 的 ...
by
YYJ|上传于 2015-05-21
|162次下载
-
本文章主要涉及到对DDR2 和DDR3 在设计印制线路板(PCB)时，考虑信号完整性和电源 ...
by
YYJ|上传于 2015-05-13
|162次下载
-
机载视频图形显示系统主要实现2D图形的绘制，构成各种飞行参数画面，同时叠加实时的外景视频。由于FPG ...
by
A123|上传于 2015-05-13
|162次下载
-
应用于Virtex-6 FPGA PCIE核的DMA设计不完整，缺少数据FIFO，且复位后只能完成一 ...
by
A123|上传于 2015-05-12
|162次下载
-
本文详细分析了AD数据采集程序实例和非易失数据的保存和flash的IAP在线写入实例。文中附有详细的 ...
by
凯瑞|上传于 2015-05-08
|162次下载
-
1602LCD显示的内容为16*2，即可以显示两行，每行16个 字符，目前市面上字符液晶大多数是基于 ...
by
凯瑞|上传于 2015-05-05
|162次下载
-
针对基于通用处理器(GPP)的软件无线电(SDR)系统的基带数据传输问题，提出了一种基于USB3．0 ...
by
畅学e|上传于 2015-05-04
|162次下载
-
随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。 ...
by
期待|上传于 2015-05-14
|162次下载
-
随着现代无线通信系统的发展，移动通信、雷达、卫星通信等通信系统对收发切换开关的开关速度、功率容量、集 ...
by
期待|上传于 2015-05-13
|162次下载
-
相比目前的家居音频设备，下一代家居音频产品在多方面对芯片厂商提出了更高的要求。例如需要支持多个数据流 ...
by
凯瑞|上传于 2015-04-29
|162次下载
-
在实际应用中用到的很多带并行总线的芯片的硬件连接、读写操作都分为INTERL BUS 和MOTORO ...
by
凯瑞|上传于 2015-04-27
|162次下载
畅学电子
