-
Cadence Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
-
Cadence Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼。
其实电...
-
1、如何选择 PCB 板材？
选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB...
-
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argument' 的分析。
之前在笔记本上从来没出现过这...
-
现在还有好多朋友在用Protel 99se来画图，可是在现在的双核或四核电脑上运行Protel出现错误并且弹出对话框：“format '%x' invalid or i...
-
MARK点作用及类别MARK点分类：1、单板MARK，其作用为单块板上定位所有电路特征的位置，必不可少；2、拼板MARK，其作用拼板上辅助...
-
在纠结n多天后，这块，自主研发的mp3电路板终于画好了，其过程那可真叫一个纠结阿，那线布的，蜿蜒曲折，好似游龙戏水一般，呵呵。
不过纠结了半天，总算是画出来了，貌似还像这么回事，...
-
节约成本
现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧。点评：市场上不存在5K的阻值，最接近的是 4.99K（精度1%），其次是5.1K（精度...
-
以前介绍过很多软板 的生产工序，实际前工序都是为蚀刻所准备的，但蚀刻自身的工艺条件也是很重要的。
&nbs...
-
总体设计过程如下：
1.设计图纸大小
2.设置原理图的设计环境，设置好格点大小、光标类型等参数
3.放置元件
4.原...
-
有时候在不增加PCB走线宽度的情况下提高走线通过的电流，通常是在PCB走线上镀锡（或叫上锡），下面以Protel DXP2004为例讲一下如何对需要上锡的走线处理。
...
-
流程
在设计时，在pcb图中设计出定位孔，这样可以在打印后，将两张纸对齐
将pcb通过打印机打出来
双面打印时，正面使用镜像打印，背面可以不用。
打印后，在太阳或灯光下，将...
-
BK2421除QFN封装以外，Beken也提供裸die供客户直接邦定在PCB板上。QFN封装和裸die邦定最主要的区别是：QFN封装的芯片衬底和封装外壳地之间用的是导...
-
PCB在19世纪被发现。当时汽车开始广泛使用，人们对汽油的需求日增。汽油是由原油提炼出来的，在提炼过程中会释放大量的化学物质，例如苯。苯加热后，若再加上氯，便会产生一种新的化学物，...
-
下面谈谈我们LATOUT攻城狮对DDR3设计那些事情了，那么布局自然是首当其冲了。
对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构，来确定我们是使用T拓扑...
-
工具： PADS 9.3
原理图：PADS Logic
## File -> New ; 新建个空白带border的图纸。
## 如果觉得默认sizeB的边...
-
低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。
当信号工作频率大于10MHz时，地...
-
一、QFN封装PCB设计基本介绍
QFN（Quad Flat No Lead）是一种相对比较新的IC封装形式，但由于其独特的优势，其应用得到了快速的增长。QFN是一种无引脚封装，...
畅学电子
