-
求意见
上电后的效果,图中是第八号选手抢答
实物图
原理图
来自
毕业设计|by
期待 |发表时间 2015-09-23
|0个回复
-
1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流 流向。简述单片机应用系统的设计原则。(仕兰微面试题目)
2、画出8031与2716...
-
因工作需要,最近在测试FLASH,正好手头有NUC505,便用来进行测试。测试了很多厂家的x25x系列的芯片,GIGADEVICE,WINBOND,EON,AMIC等...
-
在《都是IO弱上拉惹的祸》文中,提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看,就表现在上电初期IO脚会有一个短暂(当时是持续大约几百us)的...
-
//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头,我们要提取的是54字节后...
-
在ISE14.2中使用IP核,在Core Generator中新建工程,选用Virtex-5的板子,型号为xc5vlx110t-1FF1136,然后找到DSP48 marco,配置...
-
第一个问题是,SDRAM上电后默认存储的是什么数据?随机数据吗?通过实验似乎是随机数据,如下图所示
但是在调试的时候发现一个比较有趣的问题是,当电路板掉电后重...
-
这是刚开始学习FPGA时候,积累的一点资料。
具体如下,其实作者强调了在用FPGA做设计的时候,要注意同步设计,盲目的使用
信号做时钟,在时序分析上有很大问题,隐含着很大风险。...
-
所需软件:Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动
步骤:
1,安装Quartus/ISE、EZ-USB_devtools、Labv...
-
板子上因为IO口不够用,采用了一个I2C转8路GPIO的芯片PCF8574(tssop20),控制Darlington管MC1413,驱动后端的7个Relay。
控制逻辑简图:
...
-
目前市场上FPGA型号种类越来越多,价格也相差很大,一个项目选择的FPGA是不是合适,不仅影响到项目成本,甚至有时候可以决定项目的成败。那么如何在项目初期进行FPGA选择呢?我们需...
-
一:generateVerilog-2001添加了generate循环,允许产生module和primitive的多个实例化,同时也可以产生多个variable,net,task,...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
module datainput(DVAL,LVAL,FVAL,in,clk_m,Y_data,C_data);
input LV...
-
选择File->Convert Programming Files...
Programming File Type选择JTAG Indirect Configurat...
-
复位对于FPGA设计很重要,一些很奇怪而找不到原因的问题很有可能是由于复位造成的,本人就因为没理解好复位情况而受困扰几天。
复位信号可以是高电平也可以是低电平复位。并且电路分外部...
-
一、摘要
将Quartus II中FPGA管脚的分配及保存方法做一个汇总。
二、管脚分配方法
FPGA 的管脚分配,除了在QII软件中,选择“Assignment...
-
请到”附件“中下载!!!
-
1.电阻 固定电阻:RES 半导体电阻:RESSEMT 电位计;POT 变电阻;RV...