-
复位对于FPGA设计很重要，一些很奇怪而找不到原因的问题很有可能是由于复位造成的，本人就因为没理解好复位情况而受困扰几天。
复位信号可以是高电平也可以是低电平复位。并且电路分外部...
-
几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。
对于同步单元，可以选择同步复位、异步复位或者不复位。...
-
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么...
-
Using VHDL, , implement an ALU for four 4-bit input numbers A and B to produce a 4...
-
问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示复：请问你是在SCH环境，还是在PCB环境，在PCB环境是有一些特殊字符不能显示，因为那时保留字。
问：n...
-
可以根椐以下的知识选择使用的软件.基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。1） 基本设计规范2） CPU基本知识、架构、性能及选型指导3） MOTOR...
-
0 引言
Altera公司开发的Nios II是基于可编程片上系统SOPC(System on a Programmable Chip)技术的32 位嵌入式处理器软核。Alter...
-
光立方实验进度。。。
失败之1：焊接光立方，间隔老是控制不好。想了个办法，弄个铁丝先做支架然后再焊接。。。
结果发现铁丝跟LED引脚焊不上，查了下资料才发现，电烙铁焊铁丝就是焊...
-
--本程序用来测试STM32对CPLD的读写操作
--测试功能如下：
--向0x05地址写入0x01,LED灯停止闪烁，写入其他数据闪烁继续
--0x03,0x04寄存器为定...
-
一、变量
1．变量是对暂时数据进行局部存储的。
2．变量的说明和赋值只能在顺序部分进行，即只能在进程、过程或函数中进行。
3．变量的赋值具有立即性，不包含延时信息，更像高级语...
-
PROCESS 语句结构包含了一个代表着设计实体中部分逻辑行为的独立的顺序语句描述的进程
进程内部是顺序执行的，进程之间是并行运行的；VHDL中的所有并行语句都可以理...
-
1.硬件设计基本原则
1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面...
-
CPLD按英语说是复杂可编程逻辑器件，对于一个硬件工程师来说，能应用cpld技术是一个十分强大的能力。它的应用可在根本上解决许...
-
目前市场中大多数温度采集卡的测量范围、测量方式及测量精度在出厂时就已经固定。测量方式单 、测量范围固定、传感力式也只能适应一定...
-
Protel
PROTEL是Altium公司在80年代末推出的EDA软件，在电子行业的CAD软件中，它当之无愧地排在众多EDA软件的前面，是电子设计者的首选软件，它较早就在国内开...
-
如何使用Libero IDE编写Verilog模块，并验证语法错误，最后综合，然后查看综合后的电路？
1.打开Libero集成开发环境，建立新工程，具体不说了。
2...
-
在做PCIE ip core仿真时，安装的modelsim se 10.0a在编译xilinx的unisims 一直提示can't determine language ...
来自
仿真|by
永不止步步 |发表时间 2016-11-10
|0个回复
-
主要步骤：1.建立工程new->New project Wizard2.输入verilog文件new->verilog
HDL file
来自
仿真|by
永不止步步 |发表时间 2017-03-23
|0个回复
-
汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是Setup 和Holdup时间？
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...
-
1：什么是同步逻辑和异步逻辑？（汉王）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致〔补充〕：...
畅学电子
