-
1.长相不令人讨厌，如果长得不好，就让自己有才气；如果才气也没有，那就总是微笑。 2.气质是关键。如果时尚学不好，宁愿纯朴。 3.与...
-
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流 流向。简述单片机应用系统的设计原则。（仕兰微面试题目）
2、画出8031与2716...
-
我们在从事MCU应用开发过程中，难免会碰到MCU芯片异常的问题，其中有些异常比较严重。比如异常复位，表现为复位脚有电平跳变或者干脆处于复位电平；在做代码调试跟踪时，发现代码根本就进...
-
因工作需要，最近在测试FLASH，正好手头有NUC505，便用来进行测试。测试了很多厂家的x25x系列的芯片，GIGADEVICE，WINBOND,EON,AMIC等...
-
if(cLk_bps) begin &...
-
题外话：
总感觉&Ldquo;年轻人”在字面上不准确，本人更喜欢用&Ldquo;年青人”
同时又感觉&Ldquo;青年人”的现实处境很诡异，...
-
FPGA成长之路第一篇！
学习FPGA几个月以来 第一篇文章，我不擅长文字表达；就直奔主题了。
今天快下班闲来无事，在写一个点亮数码管的代码，手一抖，突然把编辑区...
-
一个8字节的数据可表示为data[64-8*x-1:8]，冒号前的表示上限，冒号后面的8表示位宽。又例如：data[64-x*8-1:64-(x+1)8],此种表示方法在ModeL...
-
在一个aLways语句中，如果出现不同级的优先级判断时，一般大家采用if........eLse if........eLse.....等，这种思维通常是软件编程的思想。对于FPG...
-
开发的一款液晶驱动器，接收MCU过来的指令和数据进行图像显示。使用了一片可编程（带使能和PWM调节控制）的背光芯片。在CPLD设计中，上电复位状态将背光使能拉低（关闭），直到MCU...
-
在《都是IO弱上拉惹的祸》文中，提及了ALtera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看，就表现在上电初期IO脚会有一个短暂（当时是持续大约几百us）的...
-
//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...
-
昨晚，在用Quartus II对工程进行编译时，遇到了一个错误问题，足足让我想了10秒钟。如果是以前，一两秒就想到。看来是时间太长了，有点忘记了。说不定...
-
今天做了一个实验，发现从Quartus II的TooLs菜单下执行TCL脚本，如果TCL脚本里调用了其它TCL脚本，那么所有的TCL脚本就必须放在工程目录下，否则被调用的TCL脚本...
-
L 打破流水线可以优化在流水线设计中各级流水用于复制逻辑的面积。
L 当共享逻辑远远大于控制逻辑的时候，则控制可以用于指导逻辑重用。
L 对...
-
task在综合的时候不能带有时序控制，它里面的变量都是局部变量，如果想用task持续的改变一个变量，需要在他的外部定义一个全局变量。
例如：
-
我以前做了一块Spartan6LX45的开发板，配置电路如下图，由于产品化的需要将开发板精简，只是对M0和M1的连接做了修改，以前使用跳线选择，方法和xiLinx的SP601、sp...
-
近期项目的板卡焊接回来，开始进行硬件调试。在调试FPGA最小电路能否正常工作的时候，出现了这样一个问题：用JTAG烧写器往FPGA中烧写配置文件的时候，文件可以正常烧写，但是FPG...
-
最近在整SOPC，在xiLinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xiLinx ISE中的一些IP，例如ram、rom、cLock等，一直苦于不知道如何调用，找...
-
FPGA使用的越来越广泛，除了可用于设计控制电路以为，数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计，也做过一些数字信号处理方面的电路设计，记录下个人心...
畅学电子
