-
c/c++语言中有很多地方要用到extern，但是如果没有真正的了解它的意义，会给编程带来很大的麻烦，为了使大家少走弯路，特祥细的说明一下。 &...
-
错误代码及错误信息 错误释义 error 1: Out of memory 内存溢出 error&n...
-
今天来说说*** WARNING L15: MULTIPLE CALL TO SEGMENT这个问题!
其实这个问题实际上就是函数重入问题，在操作系统的多线程很常见。应该是引起注...
-
一、Error[000] : Can't find 0x12C words for psect rbss_1 in segment BANK1
连接器告诉你总共有0x12C（30...
来自
PIC|by
粽子糖果 |发表时间 2016-09-28
|0个回复
-
一,串口通信问题
1，串口通信两端的TTL电平要一致，看选用的芯片，要么都是3.3V要么都是5V。。当两端电平不一致时通常是收不到数据的。。当检测程序等都没有问题但是依然收不到数...
-
结论： (即在模拟i2c主：在主设置SCL为高后，要超时判断SCL是否为高，再发后面的时序）
现象(如下图)：
由于在发送读命令之后，即ACk之后，下面从...
-
时钟拉伸(Clock stretching)
clock stretching通过将SCL线拉低来暂停一个传输.直到释放SCL线为高电平,传输才继续进行.clock stre...
-
1 你必须知道的TMS320C6000启动过程
如上图
在Device Reset阶段：设备初始化为默认状态，大部分三态输出都配置为高阻态。
在CPU Reset阶段...
-
微控制器（MCU）深入人们应用生活，几乎大小设备都看得到MCU踪影，在MCU导入DSP数字信号处理器、FPU浮点运算单元功能后...
来自
DSP|by
粽子糖果 |发表时间 2017-03-28
|0个回复
-
CCS error: symbol trace buf is defined MULTIPLE times
DSP-BIOS和XDC工程建立过程中出现以下链接错误，导致...
-
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
1.标题:printing problem 问题:有没有办法把Proteus软件的帮助文件分章节地打印出来?好像我们只能浏览而不能对它进行任何处...
-
在pcb布局阶段：
在原理图中框选一个区域的元件或点选若干个元件、快截键“t”+“s”能...
-
struct tm
struct tm {int tm_sec; /*代表目前秒数，正常范围为0-59，但允许至61秒 */int tm_min; /*代表目前分数，范围0-59...
-
大内高手—常见内存错误
随着诸如代码重构和单元测试等方法引入实践，调试技能渐渐弱化了，甚至有人主张废除调试器。这是有道理的，原因在于调试的代价往往太大了，特别是调...
-
今天调试时遇到了这个问题，以前都不注意这些警告错误，现在看来争取要做到：0错误，0警告。
中断中和中断外都调用了同一个串口打印函数，一直有上述的报警，没在意，今天调试时发现串口打...
-
今天调试时遇到了这个问题，以前都不注意这些警告错误，现在看来争取要做到：0错误，0警告。
中断中和中断外都调用了同一个串口打印函数，一直有上述的报警，没在意，今天调试时发现串口打...
-
本文讲述了将ANSIC程序移植到KeilC51上应该注意的事项。文章讲述了存储类型、指针类型、重入函数、根据目标系统RAM的分布的段定位和仿真栈设置、函数指针、NULL指针问题、字...
畅学电子
