-
1、msp430在执行主程序之前默认会对将程序中定义的相关变量初始化为0，但当需要在程序中定义大型数组时，最好在数组前加__no__iNIt，告诉编译器这个数组不需要进行初始化，否...
-
最近要做MSP430上的开发，一上手就要做IO模拟UART这种难度的玩意，幸好网上已经有很多现成的MSP430的软串口实现例子，本文代码大部分参考的《MSP430的Timer_A实...
-
对MSP430系列单片机进行编程的方式有以下三种：利用JTAG接口，利用BSL固件和利用用户自定义的升级固件。由于利用自定义升级固件进行程序升级的方式比较灵活，并且用途广泛，本文将...
-
【问题描述】刚开始学习MSP430单片机，参考网上修改的程序， DS18B20总是初始化失败，端口读入的值总是FFFF。延时用示波器测的，满足500，改为600US也不好用，请教各...
-
察看readme.txt
Project File Listing
/***************************************************...
-
IAR生成430烧写方法有2种，
第一种是；将工程的debug模式切换成release模式，看图片操作。
那个.d43文件就...
-
1.关于MSP430F4250：
2.关于MSP430F4250 AD：
参考MSP430X4XXFamily User’s Guide:
关于16位AD采样...
-
MSP430的AD12使用灵活，功能强大．我在学习的过程中特别总结了一下，以后回头来也方便咯，呵呵．
１．AD12(12路输入通道（8路外部输入通道，4路内部输入通道），4种模式...
-
如题, 这个是网上所谓的变态版的3线SPI总线:一根时钟线,一根使能线,一根双向IO线.
一个模块,两个文件:
//spi3.c#include "typedef....
-
今天在阅读RF_Example_Code_v1.0中头文件cc430x613x.h时发现了几部分的疑问。
首先来看一下cc430x613x.h 中的3个#d...
-
需要注意的事项如下：
1) 通常在满足运算需求的前提下，尽量选择为变量定义字节少的数据类型。
比如最常用的int和char，int是16位的，char是8位的，如果没有必要，不...
-
//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...
-
最近在整SOPC，在xilinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xilinx ISE中的一些IP，例如ram、rom、clock等，一直苦于不知道如何调用，找...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头，我们要提取的是54字节后...
-
上周没有定下任务，于是看看文档，累了就把尘封多时的altera的FPGA和CPLD拿出来玩玩。由于一直用的是xilinx的芯片，用的都是ISE或vivado，好久没用的quartu...
-
本来想着把GTX后面两篇博文找时间写了，但是最近实在是忙，一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子，下面先和大家分享一下调试心得。
最近调试一块新的Artix...
-
最近有个FPGA+DSP架构的项目，安装了DSP的开发环境CCS，这里介绍下CCS的使用方法。说明：开发TMS320C6678，建议使用CCS5.0以上版本，以下介绍基于CCS5....
-
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
-
一：generateVerilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
畅学电子
