-
1，TTL电平：
输出高电平>2.4V,输出低电平<0.4V。在室温下，一...
-
TTL电平与CMOS电平的区别：
(一)TTL高电平3.6~5V，低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路...
-
常用逻辑电平：TTL、CMOS、LVTTL、LVCMOS、ECL（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupl...
-
处理高频信号的地线时多用via可以降低引线电感
一般情况下,高频电路应就近多点接地，低频电路应一点接地。
在低频电路中，布线和元件间的电感并不是什么大问题，然而接地...
-
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、O...
-
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合...
-
（一）、抗干扰方法综述
（二）、钟信号也会产生干扰
（三）、设备与设备之间如何抗干扰
（四）、引脚抗干扰的方法
（五...
-
电子专业主要是考察数电模电和单片机，如果你是搞通讯设备，信号与系统和数字信号处理也要准备，以下是我搜集的一些试题和部分答案，希望对大家有帮助！
1、 基尔霍夫定理的内容是什么？（...
-
1. 硬件工程师的主要职责是什么?
数字电路和模拟电路的区别。在硬件设计是应该注意什么?
2. 总线是什么概念? 什么原理? 常用的总线有哪些?
...
-
汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是Setup 和Holdup时间？
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...
-
1. 硬件工程师的主要职责是什么?
数字电路和模拟电路的区别。在硬件设计是应该注意什么?
2. 总线是什么概念? 什么原理? 常用的总线有哪些?
...
-
上拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高...
-
电路接线过程，接错线很常见，解决办法有两种：
1. 用防过压元件保护IC
2.&n...
-
为什么有些器件的管脚要通过一个电阻接地，而不是直接接地？这样做有什么好？更好的抗干扰？还是？
yantaisgj Post at 11:14:35
...
-
在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 1. 电阻作用： 接电组就是为了防止输入端悬空&n...
畅学电子
