DXP在铺地时为何显示与所有网络线相连?PAn>
布板中如果铺地显示与所有网络线相连,PAn>
其原因是PAn>
1检查原理图 有时将地网络设置错误
1.PAn>两面板布线时,两面的导线宜相互垂直、斜交、或弯曲走线,避免相互平行,以减小寄生耦合;作为电路的输入及输出用的印制导线应尽量避免相邻平行,以免发生回授,在这些导线之...
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线,但不可放元器件。不需要那...
原因说明: PCB的封装没有加载进去
解决办法:
1. 我首先先自己画好了封装,放在我的文件夹里面
2.进入这里
&n...
PAckage Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小,贴片机焊接时候才用得到
PAstemask 钢网层 是正显层 有表示有 无表...
PCB走线时与元器件相连的线为什么是绿色的?而且下面的细线还不消失!PAn>
PAn>
由于电感不好固定,我准备画一个长24cm宽1cm的PCB板,但是ad黑底限制为15cm,怎样修改这个限制,在线等PAn>
原理图原理图生成PCB时老出错,改了好久改不对,求大神指点,PAn>
PAn>
Protel99se怎么能导出或者打印可以查找元器件的PDF格式的原理图
以前原理图都是用虚拟打印机直接出来的,后来做软件的同事这样的原理图不能查找,调试不方便,我就只能通过AD...
Cadence Allegro 的设置参数选项那可是叫巨多,也分得很细,有些经常设置的参数也要一层层的打开对应的选项目录,比较繁琐,或者有时会忘记对应的设置参数在哪个子目录下。好在...
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧PAn>
Cadence Allegro P...
Cadence Allegro SKill 语言出Gerber创建Film层信息的APIPAn>
Cadence Allegro SKill 能够极大的扩展Cadence ...
当你经过几十个小时的艰苦奋战,终于把板子布完,而当你兴冲冲准备出Gerber文件丢给板厂打样,尽早结束噩梦时,却发现Allegro报错“Dynamic shapes a...
Cadence Allegro PCB ShPAe 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧PAn>
如何使得Cadence Allegr...