搜索: POR - 畅学电子网

[ 话题 ] TimerA流水灯问题分析

在调试TimerA OR TimerB上发了将两次将近两天的时间.在此如不做出总结与纠正,以后可能会出现同样的问题.当然全不是TimerA 定时器设置问题而是在MSP430基...

来自 MSP430|by 永不止步步 |发表时间 2017-03-08 |0个回复

[ 话题 ] 使用MSP430F1121中断必须要注意的问题

MSP430F1121（下面简称F1121）是TI公司新近推出的一款廉价的20引脚低功耗16位Flash单片机。它所具备的多种中断功能使其应用灵活，并适用于各种不同的应用领域。 ...

来自 MSP430|by 永不止步步 |发表时间 2017-03-08 |0个回复

[ 话题 ] MSP430低功耗问题的理解

在刚开始使用低功耗的时候照葫芦画瓢（好像是LIERDA的一个技术支持工程师给我的例程），喜欢将低功耗的代码写成： for(;;) { _BIS_SR(LPM0_bits); ...

来自 MSP430|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] MSP430程序升级方式探讨

对MSP430系列单片机进行编程的方式有以下三种：利用JTAG接口，利用BSL固件和利用用户自定义的升级固件。由于利用自定义升级固件进行程序升级的方式比较灵活，并且用途广泛，本文将...

来自 MSP430|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] MSP430仿真器安装驱动提示INF找不到所需的段落

在安装msp430仿真器lsd-fet430uif的usb驱动程序时,出现问题，在inf中找不到所需段落，解决方法如下： 1.打开widows文件下setupapi....

来自 MSP430|by 永不止步步 |发表时间 2017-03-17 |0个回复

[ 话题 ] IAR MSP430如何生成烧写文件

IAR生成430烧写方法有2种，第一种是；将工程的debug模式切换成release模式，看图片操作。那个.d43文件就...

来自 MSP430|by 永不止步步 |发表时间 2017-03-24 |0个回复

[ 话题 ] IAR MSP430头文件中#define定义的部分解释

今天在阅读RF_Example_Code_v1.0中头文件cc430x613x.h时发现了几部分的疑问。首先来看一下cc430x613x.h 中的3个#d...

来自 MSP430|by 粽子糖果 |发表时间 2017-09-09 |0个回复

[ 话题 ] MSP430PWM脉冲占空比调节LED光亮

用的是MSP430g2553./*实验板MSP-EXP430G2 * 利用定时器编写PWM电路，驱动LED，并可以通过按键调节亮度

来自 MSP430|by 粽子糖果 |发表时间 2017-09-09 |0个回复

[ 话题 ] xilinx的EDK中调用ISE产生的IP core的方法

最近在整SOPC，在xilinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xilinx ISE中的一些IP，例如ram、rom、clock等，一直苦于不知道如何调用，找...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] 上升沿和下降沿触发小论

这是刚开始学习FPGA时候，积累的一点资料。具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用信号做时钟，在时序分析上有很大问题，隐含着很大风险。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-09-10 |0个回复

[ 话题 ] quartusii提示current license file does supPORt the E

上周没有定下任务，于是看看文档，累了就把尘封多时的altera的FPGA和CPLD拿出来玩玩。由于一直用的是xilinx的芯片，用的都是ISE或vivado，好久没用的quartu...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-12-15 |0个回复

[ 话题 ] soc中如果让FPGA和HPS同时控制某一个输入或输出

soc中如果让FPGA和HPS同时控制某一个输入或输出会不会出现矛盾？这是我之前问别人的一个问题。其实答案很明显，让FPGA和HPS同时控制某一个输入或输出是不可能的事情。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-12-17 |1个回复

[ 话题 ] I2C转GPIO的IO扩展芯片输出电流不足-PCF8574

板子上因为IO口不够用，采用了一个I2C转8路GPIO的芯片PCF8574（tssop20），控制Darlington管MC1413，驱动后端的7个Relay。控制逻辑简图： ...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-02-23 |0个回复

[ 话题 ] CCS5.5的详细使用方法

最近有个FPGA+DSP架构的项目，安装了DSP的开发环境CCS，这里介绍下CCS的使用方法。说明：开发TMS320C6678，建议使用CCS5.0以上版本，以下介绍基于CCS5....

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-02-23 |0个回复

[ 话题 ] 单片机ISP功能和DSP、FPGA的JTAG功能

ISP（In-System Programmable;在线编程）。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] 使用Chipscope时如何防止reg_wire型信号被优化掉

随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

[ 话题 ] verilog选择数据类型时常犯的错误

• 信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。 • &n...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] Verilog中generate的用法

一：generateVerilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] quartus_ii_常见的19个错误、28个警告

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time<tim...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] quartus错误整理

Error: Specified license is not valid forthis machine Quartus II 软件没有破解好,重新破解试...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复