搜索: output - 畅学电子网

[ 话题 ] _exit( )和exit( )的区别

注：exit()就是退出，传入的参数是程序退出时的状态码，0表示正常退出，其他表示非正常退出，一般都用-1或者1，标准C里有EXIT_SUCCESS和EXIT_FAILURE两个宏...

来自 Linux学习小组|by 永不止步步 |发表时间 2017-03-31 |0个回复

[ 话题 ] Linux初学者必看

一、如何建立多用户提醒大家一句，别一直使用root用户，因为root用户在系统中有着至高无上的权力，一不小心就可能破坏...

来自 Linux学习小组|by 粽子糖果 |发表时间 2017-09-20 |0个回复

[ 话题 ] Linux的常见问题

一、如何建立多用户提醒大家一句，别一直使用root用户，因为root用户在系统中有着至高无上的权力，一不小...

来自 Linux学习小组|by 粽子糖果 |发表时间 2017-11-02 |0个回复

[ 话题 ] 【讨论】运放的参数和选择

以后将在使用运放中接触到的关于运放的参数含义记在这里。最近在使用一款PGA，在PGA输入端接地时发现输出总有个矩形波信号，放大1000倍后非常明显，怀疑是电源引起的干扰。开始的时候...

来自模拟技术经验分享|by 永不止步步 |发表时间 2015-09-15 |2个回复

[ 话题 ] 电子工程师面试题整理

汉王笔试下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是Setup 和Holdup时间？ Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...

来自面试考题及资料汇总|by 永不止步步 |发表时间 2015-04-22 |0个回复

[ 话题 ] 西安中软国际机试题

1. 数列求和编写程序，输入一个正整数n，求下列算式的值。要求定义和调用函数fact(k)计算k的阶乘，函数返回值的类型是double。 1+1/2!+ .... ...

来自面试考题及资料汇总|by 永不止步步 |发表时间 2016-12-10 |0个回复

[ 话题 ] C++面试题题

华为面试题及答案　　1、局部变量能否和全局变量重名　　答：能，局部会屏蔽全局。要用全局变量，需要使用"::" 　　局部变量可以与全局变量同名，在函数内引用这个变量时，会用...

来自面试考题及资料汇总|by 粽子糖果 |发表时间 2017-11-21 |0个回复

[ 话题 ] PCB设计面试题集

.1、如何处理实际布线中的一些理论冲突的问题问：在实际布线中，很多理论是相互冲突的；例如： 1。处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布线中，...

来自面试考题及资料汇总|by 粽子糖果 |发表时间 2017-11-21 |0个回复

[ 话题 ] 用对待信号的态度设计精密电源

刚做完几个项目，来做点记录。跟大伙交流交流。本人没怎么做过电源。这个项目是头一个。一直做模拟信号高速信号的我，对待电源的认识很浅，望大家多...

来自电源技术交流讨论区|by 永不止步步 |发表时间 2015-10-14 |0个回复

[ 话题 ] 开关电源芯片TL494应用的介绍

今天试了一下开关电源芯片TL494。介绍如下 TL494具有5V的REF参考电压输出，可以为自身提供参考电压输出。拥有死区时间控制，单个三...

来自电源技术交流讨论区|by 粽子糖果 |发表时间 2016-11-10 |0个回复

[ 话题 ] FPGA组成、工作原理和开发流程

1. FPGA概述 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...

来自 FPGA|by 银火虫 |发表时间 2016-05-28 |0个回复

[ 话题 ] 总结FPGA设计实用经验

1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联。 2、推荐大家使用timequest来做时序约束，好处是，它可能对你的时序约束和你的设计对照做分析，...

来自 FPGA|by 银火虫 |发表时间 2016-06-12 |0个回复

[ 话题 ] 基于FPGA的ARM并行总线研究与仿真

0 引言在数字系统的设计中，FPGA+ARM 的系统架构得到了越来越广泛的应用，FPGA 主要实现高速数据的处理;ARM 主...

来自 FPGA|by 银火虫 |发表时间 2016-06-18 |0个回复

[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复

[ 话题 ] 一个变量只能在一个always中赋值

对按键计数，编译不通过！！module dc_counter(rstn,up,down,dout);input ...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-30 |1个回复

[ 话题 ] FPGA & Verilog开发经验

1. wire与reg之外的数据类型不要在verilog代码中出现。 2. assign(组合逻辑)与always之外的语句不要在verilog代码中出现。 3. 一个modu...

来自 FPGA|by 粽子糖果 |发表时间 2017-09-08 |0个回复

[ 话题 ] 基于EDA技术的FPGA设计计算机应用

对传统电子系统设计方法与现代电子系统设计方法进行了比较,引出了基于EDA技术的现场可编程门阵列(FPGA)电路,提出现场可编程门阵列(FPGA) 是近年来迅速发展的大规模可编程专用...

来自 EDA学习交流|by 银火虫 |发表时间 2016-05-30 |0个回复

[ 话题 ] modelsim中一个神奇又容易忽视的问题

最近在用modelsim对设计进行仿真的过程中发现了一个非常有趣的问题。接下来，让我们跟随着一个设计的仿真来发现问题的原因所在。首先，以调用基于IP核的加法器为例。加法器IP核的参...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-09-26 |0个回复

[ 话题 ] MGA-30489射频功率放大器

其封装方式为SOT-89，请看下图。 ...

来自电子元器件|by 粽子糖果 |发表时间 2016-12-08 |0个回复

[ 话题 ] MGA-62563电流可调型，低噪声放大器简介

芯片是电路可调型放大器，由砷化镓制成。在0.1--3GHz频带范围内可提供良好的线性和较低的噪声系数。封装方式为小型SOT-363

来自电子元器件|by 粽子糖果 |发表时间 2016-12-08 |0个回复