搜索: 信号 - 畅学电子网

[ 话题 ] FPGA的AD采集、USB传输、Labview上位机显示

所需软件：Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动步骤： 1，安装Quartus/ISE、EZ-USB_devtools、Labv...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-12-15 |0个回复

[ 话题 ] Quartus II 中如何保持信号不被综合

在一些应用中，有些特定的信号我们需要保留，用于进行采集检测，而综合器会自动优化把它综合掉，那么，应该怎样告诉综合器，不让它优化掉我们需要保留的信号呢？对这种情况的处理是增加约束...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-02-18 |0个回复

[ 话题 ] DM642不用FPGA扩展FLASH高位地址线的问题

问题如下：我用DM642接FLASH芯片Am29LV033C用于BOOT，系统没有用FPGA。因为DM642地址线不够，考虑FLASH高三位地址用DSP的IO来扩，好像只有GP...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] DM642不用FPGA扩展FLASH高位地址线的问题

问题如下：我用DM642接FLASH芯片Am29LV033C用于BOOT，系统没有用FPGA。因为DM642地址线不够，考虑FLASH高三位地址用DSP的IO来扩，好像只有GP...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-15 |0个回复

[ 话题 ] FPGA面试宝典

这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

[ 话题 ] 使用Chipscope时如何防止reg_wire型信号被优化掉

随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

[ 话题 ] verilog选择数据类型时常犯的错误

• 信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。 • &n...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] quartus_ii_常见的19个错误、28个警告

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time<tim...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] 如何设计FPGA复位电路

复位对于FPGA设计很重要，一些很奇怪而找不到原因的问题很有可能是由于复位造成的，本人就因为没理解好复位情况而受困扰几天。复位信号可以是高电平也可以是低电平复位。并且电路分外部...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] FPGA设计中的复位设计

几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。对于同步单元，可以选择同步复位、异步复位或者不复位。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] FPGA xilinx 程序调试出错

WARNING:PhysDesignRules:372 - Gated clock. Clock net rd_en&n...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] verilog语言定义的“寄存器”是否被优化掉的实验

一背景最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] 用verilog语言编写的电子琴跟电子钟

如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的如果对你有帮助,请大家顶上... 程序直接贴上了控制说明： 1、电子琴：程序设计采用八个输入端...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-06 |0个回复

[ 话题 ] verilog中的task用法

任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-06 |0个回复

[ 话题 ] 学习protel常见问题汇总

问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示复：请问你是在SCH环境，还是在PCB环境，在PCB环境是有一些特殊字符不能显示，因为那时保留字。问：n...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] 基于PROTEL的高速PCB设计

摘要：探讨使用PROTEL 设计软件实现高速电路印制电路板设计的过程中，需要注意的一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技术，提高了高速电...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] PCB制板的22个规则

初学者在PCB绘图时边布线边逐条对照以上基本原则，布线完成后再用此规则检查一遍。久之，必有效果。古人云：履，坚冰至。天下之事，天才者毕竟居少，惟有持之以恒，方见成效。一...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-04 |0个回复

[ 话题 ] PCB LAYOUT三种特殊走线技巧

面从直角走线，差分走线，蛇形线三个方面来阐述PCB LAYOUT的走线：一、直角走线(三个方面) 直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-06 |0个回复

[ 话题 ] LED开关电源应该如何设计PCB回路？

LED开关电源的研发速度在最近几年中有了明显的技术飞跃，新产品更新换代的速度也加快了许多。作为最后一个设计环节，PCB的设计也显得尤为重要，因为一旦在这一环节出现问题，那么很可能会...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] 画PCB板一些注意的知识点

首先，第一点就是时钟信号，复位，100M以上的信号及一些关键的信号不能跨分割，至少有一个完整的品面，优先GND平面，原因是为了保证信号的完整性。 &n...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-08 |0个回复