-
看你用FET 还是JTAG还是其他什么的不一样
1. 启动CodeComposerStudioStart→AllPrograms→TexasI...
-
对于MSP430 来说，无论仿真还是烧写程序一般可以通过：JTAG/SBW/BSL 接口进行，这些并不代表哪个型号的编程器和仿真器，一般JTAG/SBW 接口用于仿真接口，BSL ...
-
题目简述： 两个89C52单片机为对等的关系，其工作模式为分工协作。所谓分工是指两个89C52单片机应能各自控制其管辖的外设（数码管、发光二极管、光敏二极管、小功率直流电机等）...
来自
毕业设计|by
小杰 |发表时间 2014-12-16
|1个回复
-
一、 开题报告的含义与作用 开题报告，就是当课题方向确定之后，课题负责人在调查研究的基础...
来自
毕业设计|by
期待 |发表时间 2015-09-17
|0个回复
-
最近在做毕业设计，被弄的有点无语了，很被迫的，毕业设计被提前到了大四上学期完成，加之要考研，所以在暑假这段时间里面好好利用下，从中感悟很多...
-
a模拟地和数字地单点接地
只要是地,最终都要接到一起,然后入大地。如果不接在一起就是"浮地",存在压差,容易积累电荷,造成静电。地是参考0电位,所有电压都是参考地得出的,地的...
-
问：
公司之前的一个项目，板子是测试好功能的，然后做为售后库存。
但是最近要出一点那个项目的货，就拿出来再测试 一下功能，结果发现部分板子不能通讯连接了，重新烧录...
-
l 打破流水线可以优化在流水线设计中各级流水用于复制逻辑的面积。
l 当共享逻辑远远大于控制逻辑的时候，则控制可以用于指导逻辑重用。
l 对...
-
我以前做了一块Spartan6LX45的开发板，配置电路如下图，由于产品化的需要将开发板精简，只是对M0和M1的连接做了修改，以前使用跳线选择，方法和xilinx的SP601、sp...
-
上周没有定下任务，于是看看文档，累了就把尘封多时的altera的FPGA和CPLD拿出来玩玩。由于一直用的是xilinx的芯片，用的都是ISE或vivado，好久没用的quartu...
-
板子上因为IO口不够用，采用了一个I2C转8路GPIO的芯片PCF8574（tssop20），控制Darlington管MC1413，驱动后端的7个Relay。
控制逻辑简图：
...
-
这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...
-
随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
任务、函数的定义和调用都包括在一个module的内部，他们一般用于行为级建模，在编写Testbench时用的较多，而在写可综合的代码时要少用。
function的定义：
fun...
-
今天做SEG7模块添加74138时，出现了Error: Can't compile duplicate declarations of entity "**" into libra...
-
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么...
-
1.电阻 固定电阻：RES 半导体电阻：RESSEMT 电位计；POT 变电阻；RV...
-
问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示复：请问你是在SCH环境，还是在PCB环境，在PCB环境是有一些特殊字符不能显示，因为那时保留字。
问：n...
-
摘要： 探讨使用PROTEL 设计软件实现高速电路印制电路板设计的过程中，需要注意的一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技术，提高了高速电...
畅学电子
