从这个模块要实现的功能说起吧,如图1所示,实现的功能其实很简单的,就是一个频率计,只不过FPGA除了脉冲采集进行计数外,还要响应CPU的控制。图1 功能模块
来自
FPGA|by
银火虫 |发表时间 2016-06-13
|0个回复
在芯片的研发环节,FPGA 验证是其中的重要的组成部分,如何有效的利用 FPGA 的资源,管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约束让对应的...
来自
FPGA|by
银火虫 |发表时间 2016-06-17
|0个回复
FPGA/CPLD能做什么呢?
可以毫不夸张的讲,FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/CPLD来实现。
FPGA...
来自
FPGA|by
银火虫 |发表时间 2016-06-17
|0个回复
现在的FPGA正变得越来越复杂,向引脚分配信号的任务曾经很简单,现在也变得相当繁复。下面这些用于向多用途引脚指配信号的指导方针有助于设计师根据最多到最少的约束信号指配原则提前考虑信...
来自
FPGA|by
银火虫 |发表时间 2016-06-17
|0个回复
0 引 言
传统的数字电压表设汁通常以大规模ASIC(专用集成电路)为核心器件,并辅以少量中规模集成电路及显示器件构成。ASIC完成从模拟...
来自
FPGA|by
银火虫 |发表时间 2016-06-18
|0个回复
一.面积与速度的平衡互换原则
这里的面积指的是FPGA的芯片资源,包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同,FPGA设计的工作频...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
上图是我的系统结构,FPGA使用AD产生的120M差分时钟作为时钟,通过一个DCM生成120M,240M的时钟,使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据...
成为嵌入式硬件工程师需要学习的内容
第一:掌握硬件总体设计 掌握硬件总体设计所必须具备的硬件设计经验与设计思路 1) 产品需求...
FPGA这个词可能很多人都有所耳闻,尤其是理工科的同学们大多数应该都自愿或被迫被这个词刷屏过。但要真追究起来FPGA到底是个什么东西。很多非相关专业的人都会陷入一脸迷茫。不过说起开...
我起初的FPGA学习历程,走了不少弯路,现在看来,如果采用自学的方式,这些弯路也是多数人会遇到的:
1.买一本书,花大量的时间学习语法;
2.到网上到处搜一些资料,类似...
引言
脉冲调制技术(PWM)已被广泛应用于逆变器的设计当中,电压空间矢量调制技术(SVPWM)与SPWM相比,直流电压利用率提高了(15.4%),且利于数字化实现[19]。本文介...
FPGA、ASIC和ASSP
抛开FPGA不提,大家一定都很熟悉ASIC与ASSP。所谓ASIC,即专用集成电路(Application Specific Integrated ...
(一) 要了解什么是FPGA
既然要玩转FPGA,那我们首先最重要的当然是要了解什么FPGA。FPGA(Field-Programmable Gate Array),即现场可编程...
一.在quartus中新建工程后,点击工具栏里的Tools,在下拉菜单中选取Options,弹出对话框,在对话框里选择EDA Tool Options,然后在右侧的Modelsim...
一,面积与速度的平衡互换原则
这里的面积指的是FPGA的芯片资源,包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同,FPGA设计的工作频...
系统级SSO的形成机制
带FPGA的PCB是一个复杂的系统,可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分,和为FPGA与外部提供连接的电路板部分。在此...
引 言
在图像处理系统中常需要对图像进行预处理。由于图像处理的数据量大,对于实时性要求高的系统,采用软件实现通常难以满足实时性的要求。Altera的QuartusⅡ作为一种可编程...
系统级SSO的形成机制
带FPGA的PCB是一个复杂的系统,可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分,和为FPGA与外部提供连接的电路板部分。在此...