-
真够蛋疼的，卖肾安顿完毕，论文方向确定，电脑已重装，信誓旦旦的开启画板子的旅程，蛋疼的事情给发生了。。。百思不得其解……
06-10 14:22by
永不止步步 8405次查看
-
在SDRAM程序编译出现问题：Error: Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X41_Y19_N14...
06-10 13:39by
永不止步步 4383次查看
-
在Quartus中可使用TCL文件分配引脚，这种方法可重用性较好。
06-10 11:56by
永不止步步 1060次查看
-
学习FPGA，在编写RTL代码后，往往需要验证自己的代码是否有问题，这时就需要进行仿真调试。一个很好的仿真软件就是Modelsim，下面就讲解一下在quartus II里联合调用modelsim进行...
06-10 11:32by
永不止步步 3966次查看
-
Cadence的计算器可是个好东西，能帮助我们分析结果。计算器可以从仿真得出的数据，进行计算，从而得到我们想要的东西。
06-09 17:49by
永不止步步 4168次查看
-
如果有一天，你发现你的ModelSim无缘无故卡死，请看下你的TestBeach
是不是把这个重要的延时写漏了～～
06-09 11:29by
永不止步步 911次查看
-
这个“新”其实是对我而言的，这招还是彬哥教我的，这里分享下。
06-09 11:27by
永不止步步 1165次查看
-
拿到板子有一段时间了，一直没有时间试用写心得。趁着周末，赶快来试用，并写写心得。因为板子上没有什么外设，所以就先简单的构建nios2系统，并输出hello world。
06-08 11:58by
永不止步步 1298次查看
-
以下教程来自百度，之所以记录一下是因为本人看过其他教程不好用，这个较不错(xp、w7 32bit 都验证过)，一下就ok。
06-08 11:15by
永不止步步 3264次查看
-
NIOS II EDS中出现TYPE 'XXXX_BASE' COULD NOT BE RESOLVED的解决方法。
06-08 10:09by
永不止步步 1114次查看
-
我以前只用过round fix floor ceiling，但是这次发现默认的舍入模式是 nearest convergent ，没有见过这种舍入模式，因此看了下帮助文档，对 converge...
06-08 10:07by
永不止步步 1035次查看
-
最近在用modelsim对设计进行仿真的过程中发现了一个非常有趣的问题。
06-04 15:38by
永不止步步 1823次查看
-
本文提出了多时钟域逻辑设计中的一般问题,介绍了异步电路设计中同步化处理的重要作用,分析了触发器失效的原因和几种可行的解决亚稳态失效的方法。
-
介绍了高速HDLC数据接收/测试仪的设计实现方案。该测试仪通过使用现场可编程逻辑电路（FPGA）技术和多线程软件结构,将硬件的高速处理特性和软件的灵活性相结合。基于PCI总线的硬件接收卡将高速数据实...
-
以离心机定时顺序控制器的设计为例,阐述了用VHDL设计有限状态机的方法,讨论了如何消除状态机输出信号的“毛刺”。
-
一种利用Verilog HDL设计CAM的方案,该方案以移位寄存器为核心,所实现的CAN具有可重新配置改变字长、易于扩展、匹配查找速度等特点,并在网络协处理器仿真中得到了应用。
-
本章讲述在Verilog HDL中编写表达式的基础。表达式由操作数和操作符组成。表达式可以在出现数值的任何地方使用。
-
本章介绍Verilog HDL的基本要素,包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外,本章还介绍了Verilog硬件描述语言中的两种数据类型。
畅学电子
