-
本文介绍了分频器的verilog HDL描述
-
所谓的边沿检测，就是对输入信号的上升沿和下降沿的检测。本文介绍了VHDL实现边沿检测技术
05-14 10:01by
畅学e 4546次查看
-
本文介绍了Verilog阻塞与非阻塞赋值的区别
05-14 09:58by
畅学e 1109次查看
-
要想在FPGA的世界里随心所欲的进行有符号运算，必须先对补码有一个很好的认知，本文介绍了Verilog中的补码计算
05-14 09:52by
畅学e 1157次查看
-
高度复杂的SoC设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性，从而保证芯片的高质量生产和制造。借助于EDA技术，可以实现可测试性设计的...
05-13 15:19by
畅学e 1531次查看
-
按键被广泛用于基于FPGA的数字电路系统设计中，机械式按键开关在按键操作时经常会出现抖动现象，如果不进行消除将会造成电路系统的误操作。基于此介绍了基于VHDL语言的计数器型消抖电路、D触发器型消抖电...
05-13 15:11by
畅学e 1873次查看
-
介绍了使用Verilog模拟DDS产生正弦波
-
电路板是实现电子电路功能的载体，作为一名电路设计工程师，在产品设计开发阶段，您是否遇到过这样的问题：随着电子通讯频率的提高，对PCB线路精度的要求越来越高，择优选取使得产品可靠性要求越来越高，研发...
05-13 14:33by
A123 1190次查看
-
利用Moelsim的FLI功能，用c语言对所设计的模型进行功能验证，可以加大验证代码的覆盖率，减少验证代码的复杂度，加快验证的速度，缩短设计周期，可以更好的验证系统的通用性。另外，MODELsim的...
05-13 14:15by
A123 1435次查看
-
本文提出一种新颖的异步FIFO设计方案，它通过先比较读写地址并结合象限检测法产生异步的空/满标志，再把异步的空/满标志同步到相应的时钟域。通过仿真验证，该方法是稳定有效的。
05-13 14:00by
畅学e 1052次查看
-
本文介绍了EDA中的数据采集A/D转换控制模块ADZHKZ的设计
05-13 11:31by
畅学e 1003次查看
-
本文介绍了EDA中的总体组装的VHDL源程序系统扩展思路
-
本文介绍的是EDA中的电梯控制器的主要VHDL源程序
05-13 11:24by
畅学e 1033次查看
-
HDB3码是数字基带通信系统中重要组成部分之一，因其具有无直流成份，检错能力强，具有时钟恢复性能等优点，成为ITU推荐使用的基带传输码型之一。首先介绍了HDB3编码的原理和方法，提出了一种基于EDA...
05-13 11:14by
畅学e 1610次查看
-
这里介绍一种基于EDA技术的555单稳态触发器设计与仿真。
-
提出了采用 Verilog HDL设计I 2C总线分析器的方法，该 I 2C总线分析器支持三种不同的工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总体框架分析，分模块输入，经过...
05-13 10:57by
畅学e 1276次查看
-
通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Verilog HDL的UART设计方法。采用自顶向下的设计路线，结合状态机的描述形式，使用硬件描述语言设计U...
05-13 10:30by
畅学e 1410次查看
-
在数字系统设计的今天，片上系统（SoC）技术的出现已经在设计领域引起深刻变革。为适应产品尽快上市的要求，设计者必须合理选择各EDA厂家提供的加速设计的工具软件，以使其产品在本领域良性发展。FPGA设...
畅学电子
