硬件设计  文章

模块是Verilog的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行...

HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显...

同步电路的速度是指同步时钟的速度。同步时钟愈快,电路处理数据的时间间隔越短,电路在单位时间处理的数据量就愈大。

我们通过最简单的例子来认识一下Verilog-HDL 的基本用法。 用Verilog-HDL 做数字电路描述,一开始所要做的就是模块(module)定义。

要进行Verilog-HDL的学习,必须具备软件和硬件的环境。软件环境可以免费得到,硬件环境需要计算机、下载电缆和目标板。下载电缆可以自制,目标板也不需要投入很多的资金就可以得到。

本讲叙述了数字电路和系统的两种不同设计过程,介绍了用可编程逻辑器件实现数字系统的优点,简述了HDL 在逻辑设计中的作用。

本文介绍了射频控制模块中定时发送器" style="color:blue;text-decoration:none;font-weight:normal;">射频定时发送器的设计方案。射频定时发送器...

全加器实现的基本原理是基于进位传播和进位产生的PG逻辑。根据现有的PG逻辑计算公式,本文推导出一种新的等价型逻辑表达式,并验证了其正确性。将该等价型逻辑表达式用于全加器的设计中,能够改变原有的全加器...

本文采用EDA设计方法,把数字频率计系统组建分解成若干个功能模块进行设计描述,选用Altera公司生产的FPGA产品FLEX10K系列的 EPF10K10LC84-4芯片,下载适配后,便可以在数码管...

由于VHDL对设计的描述具有相对独立性,因此设计者可以不懂硬件的结构,只需知道设计的目标。这种设计方法集设计、模拟、综合为一体的设计方法,能有效地缩短电路设计周期,减少可能发生的错误,降低了开发成本...

在组合逻辑中间插入寄存器,设计成流水。很典型的例子就是调度器,如果做64调度器,可能中间的延时太长,不能满足系统速度要求,这时候就可以做成一级16调度,一级4调度,来完成64调度的功能。

本设计中采用EDA技术，应用目前广泛应用的Verilog HDL硬件电路描述语言，实现交通灯系统控制器的设计，利用MAX+PLUS 集成开发环境进行综合、仿真，并下载到CPLD可编程逻辑器件中，完成...

本文基于FPGA在Quartus II软件中使用VHDL语言，对单总线温度传感器进行读写控制及温度显示功能，与传统方法相比具有硬件电路简单、可实现多路控制的优点。

本文介绍了EDA技术主要特点和功能，并对将EDA技术引入到数字电路设计工作方案进行了探讨。

本文介绍了Verilog HDL的时序逻辑电路

本文介绍了Verilog HDL高级语法结构―任务（TASK）

本文介绍了Verilog HDL高级语法结构―函数（function）

本文介绍了Verilog代码可移植性设计