硬件设计  文章

本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始...

用波形软件，选择全局参数，128，256，512，1024，......数据类型选无符号十进制数，如下图，选择需要的波形，点击文件/保存选项进行保存，填入保存文件名，例如sinx.mif，注意，一定...

本文简要介绍了Proteus与protel的区别。

在数字计算中，加、减、乘、除运算经常使用。在FPGA中，有加、减、乘、除的算法指令，但除法中除数必须为2的幂，因此无法实现除数为任意数的除法;而二进制除法算法中包含了减法、乘法、数的分解与合成、试商...

由于串行多位加法器的高位相加时要等待低位的进位，所以速度受到进位信号的限制而变慢，人们又设计了一种多位数超前进位加法器逻辑电路，使每位求和结果直接接受加数和被加数而不必等待地位进位，而与低位的进位信...

硬件开发的基本规则

一部分工程师会使用Verilog来设计逻辑电路图，作为目前世界上最流行的两种硬件描述语言，Verilog不仅能够对电路图进行表示，还能够进行一些计算。本篇文章就将为大家介绍Verilog当中任意占空...

详细介绍了EDA仿真功能及应用，能够帮助更快的上手应用

粗略地看Verilog与C语言有许多相似之处。分号用于结束每个语句，注释符也是相同的，运算符“＝＝”也用来测试相等性。Verilog的if..then..else语法与C语言的也非常相似，只是Ver...

现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在...

随着计算机在国内的逐渐普及，EDA软件在电子行业的应用也越来越广泛，但和发达国家相比，我国的电子设计水平仍然存在着相当大的差距，而中国已走到了WTO的门口，随着加入WTO，电子行业将会受到较大的冲击...

上次分析了建立时间，现在来分析下保持时间。 保持时间：指在时钟上升沿到来之后，输入数据需要稳定的时间。该稳定的时间的最小值就为保持时间。

看了摩尔吧的关于时序分析的视频，对时序分析有了真正的理解。。。之前都不知道怎么分析时序分析，看完这视频后，有了大彻大悟的感觉。 时序分析的关键是保持时间和建立时间。

这两天在做verilog的ds1302，ds1302中有一个端口是输入/输出管教。即这个管教即是输出，同时也可以当输入。在verilog中有一个特殊的端口与之对应，就是inout。

Vivado可以将自己的verilog代码设计封装成IP，然后在设计中调用该ip.ip还可以配置参数。所用软件为2014.4

现在在cadence中用NC仿真数字电路的时候，遇到了信号强度的问题，就研究了以下。原来verilog中是可以将多个输出接在一起的，但是要为输出指定信号的强度。

用Verilog hdl来实现d触发器2分频程序源码，有相关程序、原理图、仿真图，大家可做参考。

经过一周的努力，终于将流水部分的Verilog代码给写出，并给出了自己的MIPS汇编测试代码，过了，可能里面还有一些小细节没处理好，但这不影响我的总体的框架，总的框架已将架构起来没什么问题，后面的工...