在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。
数字电路 触发器视频讲解 16
清华大学 数字电路 12
第十讲 FPGA设计常用IP核-锁相环
点拨FPGA之入门大串讲之一学习误区
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
第5讲：Verilog HDL语法二:任务与函数--华清远见
第2讲：从零开始设计FPGA最小系统一核心电路
《基于VHDL的FPGA与NIOS II实例精炼》第三章
x
畅学电子
