使用Tcl脚本分配FPGA管脚

自动生成Tcl文件

Project -> Generate Tcl File for Project...

弹出如下对话框,设置脚本路径。

 

编辑引脚

使用set_location_assignment分配管脚如下:

第一次配制时,没有set_location_assignment语句,自已在set_global_assignment语句下一行添加即可。

执行Tcl脚本

Tools -> Tcl Scripts...

选中刚新建的Tcl文件,点击Run运行即可!

答疑解惑

1. 为什么Tcl中没有为每个引脚分配输入输出属性,也能保证引脚属性正确?

因为引脚输入输出属性都已经在Verilog语言的module中或原理图中设置了,如下图,

 

永不止步步 发表于04-05 10:26 浏览65535次
分享到:

已有0条评论

暂时还没有回复哟,快来抢沙发吧

添加一条新评论

只有登录用户才能评论,请先登录注册哦!

话题作者

永不止步步
金币:67417个|学分:363741个
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!

x

畅学电子网订阅号