-
软件环境：windows7旗舰版,IAR V6105(EWARM-EV-WEB-6105) ARM芯片：飞思卡尔K60N512VMD100 （cortex-m4核心）
...
-
这几天调试430，要求用IO中断唤醒系统。总结了以下几点经验，在使用IO口中断时应该注意。
一、多源中断中断标志需要软件清零。
在TI数据手册指出多源中断中断标志需要由软件清理...
-
在安装msp430仿真器lsd-fet430uif的usb驱动程序时,出现问题，
在inf中找不到所需段落，
解决方法如下：
1.打开widows文件下setupapi....
-
察看readme.txt
Project File Listing
/***************************************************...
-
之前已经对MSP430F4250的SD16_A进行了入门级的了解和设置，但由于项目有要求：
AD——模拟信号频率范围100~20kHz，采样率40kHz，...
-
1.关于MSP430F4250：
2.关于MSP430F4250 AD：
参考MSP430X4XXFamily User’s Guide:
关于16位AD采样...
-
1.长相不令人讨厌，如果长得不好，就让自己有才气；如果才气也没有，那就总是微笑。 2.气质是关键。如果时尚学不好，宁愿纯朴。 3.与...
-
FPGA成长之路第一篇！
学习FPGA几个月以来 第一篇文章，我不擅长文字表达；就直奔主题了。
今天快下班闲来无事，在写一个点亮数码管的代码，手一抖，突然把编辑区...
-
昨晚，在用Quartus II对工程进行编译时，遇到了一个错误问题，足足让我想了10秒钟。如果是以前，一两秒就想到。看来是时间太长了，有点忘记了。说不定...
-
今天做了一个实验，发现从Quartus II的Tools菜单下执行TCL脚本，如果TCL脚本里调用了其它TCL脚本，那么所有的TCL脚本就必须放在工程目录下，否则被调用的TCL脚本...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头，我们要提取的是54字节后...
-
Error:
Can't launch the ModelSim-Altera software -- the path to the location...
-
原Verilog程序如下：
wire [22:0] Total_Max;
reg [23:0] Mixed_Max;
wire [23:0] overflow_e...
-
上周没有定下任务，于是看看文档，累了就把尘封多时的altera的FPGA和CPLD拿出来玩玩。由于一直用的是xilinx的芯片，用的都是ISE或vivado，好久没用的quartu...
-
所需软件：Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动
步骤：
1，安装Quartus/ISE、EZ-USB_devtools、Labv...
-
板子上因为IO口不够用，采用了一个I2C转8路GPIO的芯片PCF8574（tssop20），控制Darlington管MC1413，驱动后端的7个Relay。
控制逻辑简图：
...
-
最近有个FPGA+DSP架构的项目，安装了DSP的开发环境CCS，这里介绍下CCS的使用方法。说明：开发TMS320C6678，建议使用CCS5.0以上版本，以下介绍基于CCS5....
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
module datainput(DVAL,LVAL,FVAL,in,clk_m,Y_data,C_data);
input LV...
-
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明：
1、电子琴：程序设计采用八个输入端...
畅学电子
