-
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
Cadence Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼。
其实电...
-
电源电路是一个电子产品的重要组成部分，电源电路设计的好坏，直接牵连产品性能的好坏。我们电子产品的电源电路主要有线性电源和高频开关电源。从理论上讲，线性电源是用户需要...
-
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argument' 的分析。
之前在笔记本上从来没出现过这...
-
MARK点作用及类别MARK点分类：1、单板MARK，其作用为单块板上定位所有电路特征的位置，必不可少；2、拼板MARK，其作用拼板上辅助...
-
在纠结n多天后，这块，自主研发的mp3电路板终于画好了，其过程那可真叫一个纠结阿，那线布的，蜿蜒曲折，好似游龙戏水一般，呵呵。
不过纠结了半天，总算是画出来了，貌似还像这么回事，...
-
一、点击system------>set sheet size便可修改。
二、proteus中电解电容区别正负极的方法：空心的是正极，画斜线的是负极...
-
屏蔽壳常用于保护微波印刷电路板。屏蔽壳在保护PCB免受环境影响的同时，也会改变电路的电气性能。如果了解屏蔽壳的影响以及如何预测这些影响，就能提高大多数现代计算机辅助工程（CAE）仿...
-
一、FPC覆盖膜贴合时遇到的问题点:
1.焊盘被遮盖，导致焊接效果不佳；
2.贴合漏线：由于焊盘密集,而线路又复杂,所以在设计上很难有将...
-
有时候在不增加PCB走线宽度的情况下提高走线通过的电流，通常是在PCB走线上镀锡（或叫上锡），下面以Protel DXP2004为例讲一下如何对需要上锡的走线处理。
...
-
流程
在设计时，在pcb图中设计出定位孔，这样可以在打印后，将两张纸对齐
将pcb通过打印机打出来
双面打印时，正面使用镜像打印，背面可以不用。
打印后，在太阳或灯光下，将...
-
圆形焊盘——广泛用于元件规则排列的单、双面印制板中。若板的密度允许，焊盘可大些，焊接时不至于脱落。
岛形焊盘—...
-
1、电镀金的一般流程：
2、喷锡的一般流程：
3、FPC的一般流程：...
-
演进史：
全球运涛中心，订单后生产，快速出货的年代：当PCB出货前，使用测试机加上标准
测试资料测试时，发现PCB有固定点OPEN，SHORT问题时，生产线已经生产几千...
-
在设计PCB时，我逐渐发现存在一些问题，不太清楚，请各位指点一下：
1、电路板中从外部接入的直流电源，例如DC12v，是模拟电源吧？那应该使用模拟地咯？
2、通过电源芯片转换得...
-
一、前言：
所谓的交互是这样的，在原理图里点击某个元件，在pcb图中就相应的被选中，这样在元器件刚导进pcb中布局放置元器件的时候可以为我们提供很大的方便。
二、前提：
pc...
-
PCB各层介绍和AltiumDesigner画PCB时的规则设置
好久没画过板了，最近因为毕设，硬件软件全部得自己来，不得不重新打开闲置很久的AltiumDesig...
-
下面谈谈我们LATOUT攻城狮对DDR3设计那些事情了，那么布局自然是首当其冲了。
对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构，来确定我们是使用T拓扑...
畅学电子
