-
对于电子工程师来讲，尤其是硬件工程师，必须能够看懂并且认真分析每个元器件的spec，这对于设计电路系统来说至关重要。对于画封装来说，对于芯片外围尺寸的分析，定位布局好硬件设计板的关...
-
Orcade原理图导入到allegro PCB后，画好边框就可以通过quickplace 将元件放到边框的四周了。这个比较easy，但是place的元件比较杂乱无章，后面PCB布局...
-
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
在纠结n多天后，这块，自主研发的mp3电路板终于画好了，其过程那可真叫一个纠结阿，那线布的，蜿蜒曲折，好似游龙戏水一般，呵呵。
不过纠结了半天，总算是画出来了，貌似还像这么回事，...
-
一、点击system------>set sheet size便可修改。
二、proteus中电解电容区别正负极的方法：空心的是正极，画斜线的是负极...
-
为满足当今苛刻的技术标准，PCB印制电路板表面状态是个极为关键的因素。因此，各国制造商花费大量的时间和金钱，采用去毛刺、清洁、刷光和研磨等手段来调整金属...
-
一、FPC覆盖膜贴合时遇到的问题点:
1.焊盘被遮盖，导致焊接效果不佳；
2.贴合漏线：由于焊盘密集,而线路又复杂,所以在设计上很难有将...
-
有时候在不增加PCB走线宽度的情况下提高走线通过的电流，通常是在PCB走线上镀锡（或叫上锡），下面以Protel DXP2004为例讲一下如何对需要上锡的走线处理。
...
-
protel所产生的gerber，都是统一规范的，具体表现以下方面：
1.扩展名的第一位g一般指gerber的意思
2.扩展名的第二位代表层的面，b...
-
TopLayer(顶层)画出来的线条是红色，就是一般双面板的上面一层，单面板就用不到这层。
BottomLayer(底层)画出来的线条是蓝色，就是单面板上面的线路这层。
Mid...
-
PCB各层介绍和AltiumDesigner画PCB时的规则设置
好久没画过板了，最近因为毕设，硬件软件全部得自己来，不得不重新打开闲置很久的AltiumDesig...
-
网上找了一个延时函数源码，想分析
生成的原理图是这样的
有没有办法生成具体与或非门电路连接的原理图，如果不能，该如何...
-
各位高手：
小弟初学cadence，在创建层次图时，我在pagE1中创建了这样一个层次图：
然后在选中它->右键->Desce...
-
根据具体情况，可以有四种方式更新封装。
1、常规操作，直接从原理图导入PCB；
2、如果原理图part已经更新，勾选Preference页的Compare PCB Deca...
-
在为非功能性或不良性能电路排除故障时，工程师通常可运行仿真或其它分析工具从原理图层面考量电路。如果这些方法不能解决问题，就算是最优秀的工程师可能也会被难住，感到挫败或困惑。我也曾经...
-
模拟信号尤其是类似0～数十MHz video信号宽带电路时，电路图上详细标示信号的流动路径与组件位置非常重要。图1 是电流复归型video 用OP 增幅器HA-5020 构成的影像...
-
吸取了上次制板的经验教训，新版本的DM8168又出炉了。。。
第一层：电源、DM8168、DDR3、FPGA、CPLD、Nandflash、USB、以太网、SATA、JTAG等。...
-
使用Allegro时修改shape的网络节点方法：
①选择shape->Select Shape or Void/Cavity
②选择要修改的shape
③点击（....
-
使用Allegro时需要批量复制net属性是GND或是其它属性的Via：
批量选中Via后点击Copy或'Shift+F5'
然后完成复制，如图：
复制完，我们可能发现，...
畅学电子
