-
在51822这个芯片的协议栈初始化函数ble_stack_init里的ble_evt_dispatch和sys_evt_dispatch这两个函数注册了这两个事件的回...
-
今天来分析一个例程《BLE实验1：蓝牙工程样例》，注意这里并不是十分专业的讲解，完全是本人的一点小笔记，并没有太大的参考价值，但是如果幸运的话，能让我们有点小的灵感这...
-
器件清单：
单片机 瓷片电容0.1uf 电解电容10uf 电解电容220uf 电解电容4.7uf 0.001uf（瓷片电容） 22PF（瓷片电容） LED小灯（5mm） 语音芯片...
-
keil中常见的几种警告，固然，相对于错误的，警告的程度不及错误的严重性，有时候忽略，会出现意想不到的错误。先看看常见的几种错误，分析出来现的原因。1. Warnin...
-
1. GNUgcc交叉编译器
运行于Linux操作系统下的自由软件GNUgcc编译器，不仅可以编译Linux操作系统下运行的应用程序、编译Linux本身，还可以作...
-
提示没有找到MSVCR80D.dll
R6034
An application has made an attempt to load the C runtime librar...
-
【开胃小菜】
当提到Python中strip方法，想必凡接触过python的同行都知道它主要用来切除空格。有以下两种方法来实现。
方法一：用内置函数
#<python&...
-
如何在一个Module中调用另一个Module中的reg变量，是否可以调用wire变量？
-
一．在quartus中新建工程后，点击工具栏里的Tools，在下拉菜单中选取Options，弹出对话框，在对话框里选择EDA Tool Options，然后在右侧的Modelsim...
-
对按键计数，编译不通过！！Module dc_counter(rstn,up,down,dout);input ...
-
1. wire与reg之外的数据类型不要在verilog代码中出现。
2. assign(组合逻辑)与always之外的语句不要在verilog代码中出现。
3. 一个modu...
-
最近在用modelsim对设计进行仿真的过程中发现了一个非常有趣的问题。接下来，让我们跟随着一个设计的仿真来发现问题的原因所在。首先，以调用基于IP核的加法器为例。加法器IP核的参...
-
1.建一个总文件夹，如cnt
2.为源代码，测试台文件，仿真各建一文件夹。如src,tb,sim
3.编写源代码，testbench。如cnt.v,tb_cnt.v文件，同时文...
-
概览
树莓派最令人兴奋的特点之一是它有一个GPIO连接器可以用来接其他的硬件设备。
GPIO连接器实际上是由许多不同类型的接口组成的：
真正的GPIO(General...
-
一.基本配置
1.更新系统
sudo pacman -Syu
2.更新时区
timedatectl set-timezone Asia/ShangHai
3.把用户加...
-
最近几年机器人比较火，硬件也越来越便宜，手机功能也越来越多，所以这上面还可以做很多事情。
有如下3个功能：
1）、远程视频聊天/遥控，基于WebRTC。（无需任何设置，自动应答...
畅学电子
