DXP在铺地时为何显示与所有网络线相连?
布板中如果铺地显示与所有网络线相连,
其原因是
1检查原理图 有时将地网络设置错误
Cadence Allegro PCB 铺铜(覆铜)SHApe呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
当你经过几十个小时的艰苦奋战,终于把板子布完,而当你兴冲冲准备出Gerber文件丢给板厂打样,尽早结束噩梦时,却发现Allegro报错“Dynamic SHApes a...
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜SHApe半透明显示–Allegro技巧
如何使得Cadence Allegr...
Cadence Allegro 如何关闭铺铜(覆铜)SHApe的显示和设置SHApe显示模式–allegro小技巧
Cadence Allegro 画完...
PCB各层介绍和AltiumDesigner画PCB时的规则设置
好久没画过板了,最近因为毕设,硬件软件全部得自己来,不得不重新打开闲置很久的AltiumDesig...
高速PCB设计中常规PCB布线,有以下基本要求:
(1)QFP、SOP等封装的矩形焊盘出线,应从PIN中心引出(一般采用铺SHApe)
(2)布线到板边的距离不小...
单位换算
1mil = 0.0254 mm
1mm = 39.3701 mil
默认情况下我们更倾向于使用mil单位绘制PCB板。
1 新建工程,...
Allegro的菜单并不是固定不变的,用户可以自己添加、删除命令或者是更换顺序。
在D:\Cadence\SPB_16.5\SHAre\pcb\text\cuimenus 目录下...
使用Allegro时修改SHApe的网络节点方法:
①选择SHApe->Select SHApe or Void/Cavity
②选择要修改的SHApe
③点击(....
第一次由已绘制好的原理图来进行PCB绘制,低水平、经验的总结,不够供TA人参考。
需求:原理图已经绘制,并已经导入PCB(A.PCB)内,线已经布了一部分。需要从新...