-
操作平台和环境
DSP型号：TMS320C6713仿真器：XDS510PLUSFlash型号：AM29LV800BT或AM29LV800BT都试过（一般接口一样，差别不大）RAM...
-
从环境说到搭建第一个工程
请注意，此文默认读者已经对DSP及CCS V3.3环境有一定的了解了，知道cmd文件的配置，知道新建工程，编译并连接仿真器下载！如果你对这些还都不熟悉，...
-
C6000编译器将每个C源文件编译到一个code section，并且在链接过程中作为一个整体引用。也就是说只要其中有一个函数引用了，整个section都被链接进去。
6.0版编...
-
DSP/BIOS中的线程和电脑中的线程有很大区别。关于DSP/BIOS的详细介绍请参考TMS320 DSP/BIOS user's Guide。下面简单地介绍一下DSP/BIOS的...
-
一、串行通信与并行通信
DSP控制器间，DSP控制器与外部设备间交换信息，通信，可采取的通信方式主要两大类1、串行通信 2、并行通信。
并行通信一般包括多条数据线、...
-
看一下你的DSP的存储器的地址范围:CMD是主要是根据那个来编的，还有要注意MP/MC，PON以及DON这些位，它们都在PMST中，PMST的值可以在I/0的映射地址FFE4H中手...
-
FPGA侧重于设计具有某个功能的硬件电路，内部资源是VersaTiles（ActelFPGA）之类的微小单元，FPGA的内部单...
来自
DSP|by
一见钟情 |发表时间 2017-10-24
|0个回复
-
初次使用keil3，光标总是定位不准，修改十分麻烦，google后解决问题，修改tools.ini如下(蓝色为加入项)：
NAME="YGLenovo user", ...
-
Cadence Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
-
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
-
MARK点作用及类别MARK点分类：1、单板MARK，其作用为单块板上定位所有电路特征的位置，必不可少；2、拼板MARK，其作用拼板上辅助...
-
单位换算
1mil = 0.0254 mm
1mm = 39.3701 mil
默认情况下我们更倾向于使用mil单位绘制PCB板。
1 新建工程，...
-
针对新板调试，不针对EVM板。
TI XDS560连上DM8168 20pin仿真接口
launch 8168.ccxml，右击CortexA8，选择Connect Targe...
-
版本：Cadence SPB16.5
Design Entry CIS 中的 OrCAD Capture CIS 一直都能正常使用
但是有一次打开，卡住进不了主界面...
-
[背景]
接触与使用 PIC18 的 GPIO, 是一件饶有兴致的事. 原因就是我们发现, MICROCHIP 把所谓” Read-modify-wri...
-
最近，在用keil 写一个小程序时，想实践一下从汇编调用 C语言函数，我们都知道C语言调用汇编函数讨论得较多，
但反过来，从汇编中调用C语言的函数未见深入分析；在开...
-
今天做了一些实验，先记录一下：
输入的transition对输出的transition影响相对来说小一些。
set_drive :对于clock的delay好像没有影响，而对于...
-
【问题描述】以前用KEIL会有时间显示，现在IAR中找不到唉for(unsigned int i = 0; i <10000; i--);比如像看...
-
经常看到有初学MSP430的朋友在坛里询问MSP430 JTAG与目标板连接方面的问题，我在这里给大家总结一下，希望能给初学MSP430的朋友拨云见日，不再疑惑。MSP430的JT...
畅学电子
