-
AD5429/AD5439/AD5449分别是CMOS、8/10/12位、双通道、电流输出的数模转换器(DAC)。这些芯片均采用2.5 V至5.5 V电源供电,因此适合电池等低功耗...
-
使用microchip公司的HCS300芯片,该芯片能产生保密性极高的滚动编码。每次产生的代码都是不规则不重复、而且加密密钥不可读取,使得任何通过非法捕捉和扫描跟踪等破译手段都化为...
-
总述
实时时钟芯片(RTC)允许一个系统能同步或记录事件,给用户一个易理解的时间参考。由于RTC的应用越来越广泛,为了避开设...
-
每个程序的运行都需要频率这个东西来恒量,所以我们就会需要用到时钟芯片,它才会产生时钟频率。时钟芯片是日常生活中应用最为广泛的...
-
导读:本文介绍了一种基于Arduino新型集成开发环境的光电编码器检测仪, 为了能快速简便地判断光电编码器的好坏,实现了Arduino板与可编程智能液晶触摸显示器终端的通信控制,完...
-
Protel
PROTEL是Altium公司在80年代末推出的EDA软件,在电子行业的CAD软件中,它当之无愧地排在众多EDA软件的前面,是电子设计者的首选软件,它较早就在国内开...
-
一、概念理解
PWM输入捕获模式是输入捕获模式的特例,自己理解如下
1. 每个定时器有四个输入捕获通道IC1、IC2、IC3、IC4。且IC1 IC2一组,IC3 IC4一组。...
-
理解一:挂起是一种主动行为,因此恢复也应该要主动完成,而阻塞则是一种被动行为,是在等待事件或资源时任务的表现,你不知道他什么时候被阻塞(pend),也就不能确切的知道他什么时候恢复...
-
今天调试时遇到了这个问题,以前都不注意这些警告错误,现在看来争取要做到:0错误,0警告。
中断中和中断外都调用了同一个串口打印函数,一直有上述的报警,没在意,今天调试时发现串口打...
-
今天调试时遇到了这个问题,以前都不注意这些警告错误,现在看来争取要做到:0错误,0警告。
中断中和中断外都调用了同一个串口打印函数,一直有上述的报警,没在意,今天调试时发现串口打...
-
下面是一些比较重要的算法,原文罗列了32个,但我觉得有很多是数论里的或是比较生僻的,和计算机的不相干,所以没有选取。下面的这些,有的我们经常在用,有的基本不用。有的很常见,有的很偏...
-
在proteus里,有很多可以发出声音的仿真器件,有buzzer、speaker、还有sounder,
看了看,才知道其中的区别:
sounder是...
来自
仿真|by
永不止步步 |发表时间 2016-02-29
|0个回复
-
数模混合电路设计当中,干扰源、干扰对象和干扰途径的辨别是分析数模混合设计干扰的基础。通常的电路中,模拟信号上由于存在随时间变化的连续变化的电压和电流有效成分,在设计和调试过程中,需...
来自
仿真|by
银火虫 |发表时间 2016-06-04
|0个回复
-
Saber功能强大,但很多朋友在使用过程中都会遇到卡顿的现象。卡顿现象的产生有可能是优于电脑配置较低造成的,但在大多数情况下的卡顿是由于硬盘空间在短时间被仿真数据大量占用造成的。在...
来自
仿真|by
银火虫 |发表时间 2016-06-04
|0个回复
-
仿真刚入门,有个问题一直困惑着,在培训的路上,经常看到很多资料,对信号仿真的时候,看到的用眼图的结果来说明问题。请问各位高手大神,仿真时,在什么情况下,...
来自
仿真|by
银火虫 |发表时间 2016-06-08
|0个回复
-
如何理解仿真工具里面谐振腔的振幅,例如仿真结果中会显示某些频率点下 某些位置的振幅是正负1v,是有这个频率的信号经过会震荡起这么大的幅度吗...
来自
仿真|by
银火虫 |发表时间 2016-06-08
|0个回复
-
摘要:采用MATLAB辅助DSP程序的开发和调试,能加快DSP应用程序的开发。实时数据交换(RTDX)为设计、验证DSP算法提供了一个快速、方便的解决方案。本文对RTDX的工作原理...
来自
仿真|by
银火虫 |发表时间 2016-06-12
|0个回复
-
Pspice现在是集成到Cadence中的一个电路仿真工具,能通过Pspice模型的原理图仿真电路的输出结果。其大致步骤是:
1. 创建仿真工程
执行菜单命令File->...
来自
仿真|by
永不止步步 |发表时间 2017-02-17
|0个回复
-
TMS320F206(以下简称F206)是C2XX系列DSP中的一个产品,其独有的片内32KB的闪速存储器FLASH使其仿真调试与众不同。F206带有程序、数据和I/O三个相互独立...
来自
仿真|by
永不止步步 |发表时间 2017-03-17
|0个回复
-
主要步骤:1.建立工程new->New project Wizard2.输入verilog文件new->verilog hdl file
来自
仿真|by
永不止步步 |发表时间 2017-03-23
|0个回复