-
有人提及430外扩RAM的问题,其实他要扩充的也就是一些数据存储区的,我觉得就是要暂存外来数据只用的
首先要说明的 MSP430并没有把内部的总线连接出去的 因此 ...
-
【问题描述】我设置寄存器ADC12CTL2中的ADC12REFOUT有效时,单片机管脚REF端有2.5V电压的输出,但是同时ADC采集的有效位却只有8位,而到不了12位,这是为什么...
-
在安装msp430仿真器lsd-fet430uif的usb驱动程序时,出现问题,
在inf中找不到所需段落,
解决方法如下:
1.打开widows文件下setupapi....
-
之前已经对MSP430F4250的SD16_A进行了入门级的了解和设置,但由于项目有要求:
AD——模拟信号频率范围100~20kHz,采样率40kHz,...
-
1.关于MSP430F4250:
2.关于MSP430F4250 AD:
参考MSP430X4XXFamily User’s Guide:
关于16位AD采样...
-
今天在阅读RF_Example_Code_v1.0中头文件cc430x613x.h时发现了几部分的疑问。
首先来看一下cc430x613x.h 中的3个#d...
-
74HC161设计异步清零的计数器,想在输出端达到某个值的时候清零,对MRN端应该如何处理呢?
-
在《都是IO弱上拉惹的祸》文中,提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看,就表现在上电初期IO脚会有一个短暂(当时是持续大约几百us)的...
-
今天做了一个实验,发现从Quartus II的Tools菜单下执行TCL脚本,如果TCL脚本里调用了其它TCL脚本,那么所有的TCL脚本就必须放在工程目录下,否则被调用的TCL脚本...
-
FPGA使用的越来越广泛,除了可用于设计控制电路以为,数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计,也做过一些数字信号处理方面的电路设计,记录下个人心...
-
在ISE14.2中使用IP核,在Core Generator中新建工程,选用Virtex-5的板子,型号为xc5vlx110t-1ff1136,然后找到DSP48 marco,配置...
-
Error:
Can't launch the ModelSim-Altera software -- the path to the location...
-
板子上因为IO口不够用,采用了一个I2C转8路GPIO的芯片PCF8574(tssop20),控制Darlington管MC1413,驱动后端的7个Relay。
控制逻辑简图:
...
-
这段时间去面试了几家公司,发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是:同步时钟设计、亚稳态、异步FIFO。可以说,这些个问题要是弄清楚了,就至少满足了...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
关于“过孔盖油”和“过孔开窗”此点(VIA和PAD的用法区分),许多客户和设计工程师在系统上下单时经常会问这是什么意思,我的文件该选...
-
首先,第一点就是时钟信号,复位,100M以上的信号及一些关键的信号不能跨分割,至少有一个完整的品面,优先GND平面,原因是为了保证信号的完整性。
&n...
-
我们在进行pcb布线时总会面临一块板上有两种、三种地的情况,傻瓜式的做法当然是不管三七二十一,只要是地 就整块敷铜了。这种对于低速板或者对干扰不敏感的板子来讲还是没问题的,否则可能...
-
1、首先在isis中画好你的电路图,之后点击isis中tools/netlist compiler工具,弹出Netlist compiler对话框,点击ok,保存你的sdf文件。<...
-
一、直流电源1.直流电压源典型的直流电源是干电池,还有各种蓄电池,可以用<i...