-
ISE verilog 综合错误提示：ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non...
-
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
-
• 信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。
• &n...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
Error: Specified license is not valid forthis machine
Quartus II 软件没有破解好,重新破解试...
-
NIOS II 运行应用程序Run as ->Nios II Hardware时出现错误：
No Nios II target connection paths were ...
-
NiosII 下载程序过程中出现以下提示信息：
Using cable "USB-Blaster [USB0]", device ...
-
几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。
对于同步单元，可以选择同步复位、异步复位或者不复位。...
-
今天做SEG7模块添加74138时，出现了Error: Can't compile duplicate declarations of entity "**" into libra...
-
可能出现的问题：
1.下载有时受环境影响很大。比如，在嘈杂的环境下就可能下载不进去。
2.电源按钮没有打开或者是工作模式没有跳到"RUN”。
3.电路...
-
一、摘要
将Quartus II中FPGA管脚的分配及保存方法做一个汇总。
二、管脚分配方法
FPGA 的管脚分配，除了在QII软件中，选择“Assignment...
-
摘要： 探讨使用PROTEL 设计软件实现高速电路印制电路板设计的过程中，需要注意的一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技术，提高了高速电...
-
关于“过孔盖油”和“过孔开窗”此点(VIA和PAD的用法区分)，许多客户和设计工程师在系统上下单时经常会问这是什么意思，我的文件该选...
-
尽管目前半导体集成度越来越高，许多应用也都有随时可用的片上系统，同时许多功能强大且开箱即用的开发板也越来越可轻松获取，但许多使用案例中电子产品的应用仍然需要使用定制PCB。在一次性...
-
我们在进行印制电路板设计前，第一步就是要选择适用的工作层。Protel 99 SE提供有多种类型的工作层。只有在了解了这些工作层的功能之后，才能准确、可靠地进行...
-
以一个实际的硬件设计项目为例，和大家一同探讨硬件开发的基本准则和思想，同时欢迎大家积极提出自己的问题和观点。1 充分了解各方的设计需求，确定合适的解决方案
-
1.标题:printing problem 问题:有没有办法把Proteus软件的帮助文件分章节地打印出来?好像我们只能浏览而不能对它进行任何处...
-
1.原理图常见错误：
ERC报告管脚没有接入信号：
&...
-
1.新建.sch文件(Schematic Document),画电路原理图,
2.电气规则检查通过：在原理图编辑界面菜单:TOOLS—ERC，确保无任何错误。
在原...
-
第十三讲 三极管的特性曲线
三极管的特性曲线是描述三极管各项参数的依据，过去，三极管在出厂时都有一个特性曲线与之对应，从其特性曲线上可以大致看...
畅学电子
