-
作为一名硬件工程师，尤其是小公司的硬件工程师，需要做的工作将会涉及整个项目的各个方面。我们的根本目的是：把自己设计的硬件系统，以最稳定、简易的效果应用在项目产品中。希望我们国家的科...
-
求大神指导，我在PCB手动布线遇见了这样一个问题------我对一个芯片的焊盘进行底层布线，但是始终布不出来，一布线就自动转到顶层布线了。。还要进行PCB的检测的时候出现了这些问题...
-
当一块PCB板完成了布局布线，又检查连通性和间距都没有报错的情况下，一块PCB是不是就完成了呢？答案当然是否定。很多初学者也包括一些有经验的工程师，由于时间紧或者不...
-
关于PCB布板，尤其是新功能的板子，按照我的经验 一般按照以下的流程画板子
一、元器件布局
对于我来说，放置完元器件，布线工作基本上就完成了绝大部分...
-
用CADENCE的Allegro进行Layout设计，遇到多次卡顿的现象了。
具体现象是这样的，在进行一些个人认为没有问题的操作时，不知道从哪一步开始软件运行十分卡顿，例如：从某...
-
使用 Ultra Librarian生成PCB库我用到最多的了。并且其中更多的是应用于来自TI的一些产品的封装设计。
然而一直...
-
PADS画图，经常会遇到这样的需求，把一块PCB板的部分电路复制到另外一块板上去，通常有以下几种方法：
1.两边都点击ECO之后，再像复制WORD中的...
-
这个案例的问题是这样的：
某客户有一个板子需要新增一部分功能，想将原来的小板改为大板，但出于成本考虑，又将原来的8层板改为了6层板，板子做出来后在实际测试时DDR3只...
-
平常大家耳熟能详的规则来自于什么地方？ 1、 公司前辈告诉你的设计经验 ...
-
高速问题的表现有很多，过冲、串扰、振铃等等，为了方便归类研究，一些主流的仿真软件的厂商做了以下划分：
普通SI问题：即反射、串扰、过冲、下冲、单调性等；...
-
网上关于设计PCB的文章不计其数，在这里只总结下自己在工作中发现的一些注意点，都是错误之后的教训。
分为两部分：
第一部分：原理图
1，电源
用电器的电压，这...
-
覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提...
-
主要原因是菲林线路有划伤或涂覆网版上有垃圾堵塞，涂覆的抗镀层固定位露铜导致PCB短路。改善方法：1、菲林底片不得有沙眼、划伤等问题，放置时药膜面要朝上，...
-
在PCB助焊剂过波峰焊时，有客人发现PCB助焊剂会着火，特别是在夏季气温较高、风干物燥时，这种情况发生率相对较高。PCB助焊剂着火不仅带来了一定的经济损失，同时也易导致火灾引起对工...
-
问题1：什么是零件封装，它和零件有什么区别？答：
(1)零件封装是指实际零件焊接到电路板时所指示的外观和焊点位置。
...
-
DXP在铺地时为何显示与所有网络线相连？
布板中如果铺地显示与所有网络线相连，
其原因是
1检查原理图 有时将地网络设置错误
-
1.两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之...
-
由于电感不好固定，我准备画一个长24cm宽1cm的PCB板，但是ad黑底限制为15cm，怎样修改这个限制，在线等
-
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
畅学电子
