针对面阵CCD KAI-1020在高帧频工作模式下的驱动要求，以FPGA作为控制单元及时序发生器，完成CCD高帧频工作模式下的硬件及软件设计，仿真验证了驱动时序的正确性，完成了硬件电路的调试与试验。成像实验表明，该设计满足了CCD KAI-1020在双端口输出模式下成像的各种驱动控制功能，图像分辨率为1 000*215，帧频达到48 f/s。
初学者学智能车视频教程012 CCD模块知识
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
x
畅学电子
